http://blog.sina.com.cn/s/blog_697e8abb0100muog.html

在quartus?和?ISE?里直接調用modelsim的方法

在這個論壇中我學到了很多東西，所以總結點東西做為回報。

大家是不是被modelsim折磨的死去活來呢？是不是覺得在沒有人指點下，學習modelsim就象是黑暗中摸索，everyting is black!.如果我們能直接在quartus中調用modelsim那么我們就可以直接得到我們的仿真波形，不用在modelsim?中建立工程，加入文件，編譯，加載波形，運行等等煩瑣的工序，而且后仿的時候還經常會出現找不到庫的情況，這對出學者來說更是郁悶的要死。直接調用可以進行rtl級仿真和門級仿真。一個前仿一個后仿。因此為了方便大家我特意研究了一下如何實現直接調用。以下是結論。

在ISE環境中。

1，edit->preferences:ise General->Intergrated tools

?

??????設置：Model Tech Simulator:????????C:\\Modeltech_6.0\\win32\\modelsim.exe（看你裝在哪里了）

2，在?Sources in Project窗口里的?器件名稱上單擊左鍵。然后雙擊：Compile HDL Simulation Library

3,建立testbench。方法：Project->new source.??vhdl?是：VHDL module???verilog hdl?是：verilog??test fixture.

4,單擊testbench?文件,就可以看到下面框框里的四個仿真級別。雙擊分別進行仿真。

5。用眼睛看modelsim?出來的波形。

在Quartus?中。

1，我的電腦->屬性->高級->環境變量.

在系統變量里增加：QUARTUS_INIT_PATH

?C:\\Modeltech_6.0\\win32??（看你裝在哪里了）

2，Assignments->settings->ead tool setting:Simulation:

?tool name:modelsim(verilog)(我用的是這個，用啥選啥）

別的能填的就填一下。但是下邊的兩個按紐還是要設置的，因為要指定test bench文件才能仿真的。所以先寫好testbench。然后把路徑設置好。那兩個按紐一個是前仿真，一個是后仿真。不知道寫testbench大家會不?就是:process->start->start testbench template writer

然后把生成的文件打開,改一改就行了。在哪里打開?看屏幕下面的提示啊。

3。現在就可以進行仿真了。

?tools -> eda simulation tool->run RTL simulaiton...前仿

?tools -> eda simulation tool->run Gate Level simulaiton?后仿。

4。用眼睛看波形。

補充一下：

在ISE環境中，選中某個仿真（Behavioral或者Post fit等等）單機Process－?Properties－可以設置仿真的時間、vism vlog vcom參數或者指定DO file。

Quartus6就更方便了。

在tools－>options－>EDA Tool Options里面設置modelsim synplify之類的路徑。

然后按照樓主的方法設置assignment settings?就ok了。

轉載于:https://www.cnblogs.com/habyjingloveDY/p/3437005.html

總結

以上是生活随笔為你收集整理的在quartus 和 ISE 里直接调用modelsim的方法（转）的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。