如果某個組合邏輯電路中沒有反饋或者迭代運算，那么我們就可以考慮流水線設計方法。

　　把組合邏輯分成延遲時間基本相等的小塊，只要小塊的組合邏輯的延遲小于時鐘周期，整個組合邏輯的輸入值每個時鐘就可以變化一次，不會由于組合邏輯的延遲引起輸出值的錯誤。

　　若沒有這些寄存器來暫時保存局部組合邏輯的輸出值，則為了保證整體組合邏輯的輸出正確，輸入信號的變化周期必須大于整體邏輯的延遲時間。但是這樣的話數據處理的吞吐量就會受到限制。

　　當用verilog語言描述流水線結構的運算部件時，要使用結構描述，才能夠真正綜合成設計者想要的流水線結構。簡單的運算符表達式只有在綜合庫中存有相應的流水線結構的宏庫部件時，才能綜合成流水線結構從而顯著地提高運算速度。從這一意義上來說，深入了解和掌握電路的結構是進行高水平HDL設計的基礎。

?

?

　　

*************************************************************************************

?

email:1519882610@qq.com

?

轉載于:https://www.cnblogs.com/qidaiymm/p/4888307.html

總結

以上是生活随笔為你收集整理的流水线经典讲解！！！！！的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。