臺積電是第一家將EUV（極紫外）光刻工藝商用到晶圓代工的企業(yè)，目前投產(chǎn)的工藝包括N7+、N6和N5三代。

其中N7+即第二代7nm，EUV總計4層。即便如此，這也相較于多重曝光也節(jié)省了時間，提高了芯片的生產(chǎn)效率。

不過，迭代到5nm后，EUV的層數(shù)達(dá)到了14層，包括但不限于觸點(diǎn)、過孔以及關(guān)鍵金屬層等過程。

而最快2022年投產(chǎn)的3nm，為了實(shí)現(xiàn)15%的性能提升、30%的功耗下降以及70%的密度增加，ASML（阿斯麥）透露，EUV將超過20層，也就是鰭片和柵極都要引入EUV切割掩模。

阿斯麥CEO Peter Wennink表示，EUV層數(shù)增加有很多好處，比如只需要單重曝光而不是DUV設(shè)備的多重曝光，對DRAM芯片同樣如此。

為此，臺積電將需要確保EUV光刻機(jī)的安裝數(shù)量，但他們顯得非常有信心。

總結(jié)

以上是生活随笔為你收集整理的台积电越来越依赖ASML的EUV光刻机：3nm需要20层的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。