第3章存儲(chǔ)器層次結(jié)構(gòu)-1講述

計(jì)算機(jī)組成原理 * 計(jì)算機(jī)組成原理 ——存儲(chǔ)器層次結(jié)構(gòu)(1) 2016-3-18 幾個(gè)基本概念 1、存儲(chǔ)器：計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。 2、存儲(chǔ)元：存儲(chǔ)器的最小組成單位，用以存儲(chǔ)1位二進(jìn)制代碼。 3、存儲(chǔ)單元：CPU訪問(wèn)存儲(chǔ)器的基本單位，由若干個(gè)具有相同操作屬性的存儲(chǔ)元組成。 4、單元地址：存儲(chǔ)器中標(biāo)識(shí)存儲(chǔ)單元的唯一編號(hào)，CPU通過(guò)該編號(hào)訪問(wèn)相應(yīng)的存儲(chǔ)單元。 5、字存儲(chǔ)單元：存放一個(gè)字的存儲(chǔ)單元，相應(yīng)的單元地址叫字地址。 6、字節(jié)存儲(chǔ)單元：存放一個(gè)字節(jié)的存儲(chǔ)單元，相應(yīng)的單元地址叫字節(jié)地址 7、按字尋址計(jì)算機(jī)：可編址的最小單位是字存儲(chǔ)單元的計(jì)算機(jī)。 8、按字節(jié)尋址計(jì)算機(jī)：可編址的最小單位是字節(jié)的計(jì)算機(jī)。 9、存儲(chǔ)體：存儲(chǔ)單元的集合，是存放二進(jìn)制信息的地方 計(jì)算機(jī)組成原理 * 第3章 存儲(chǔ)器層次結(jié)構(gòu) 3.1 存儲(chǔ)器概述 3.1.1 存儲(chǔ)器的分類 3.1.2 存儲(chǔ)器的分級(jí) 3.1.3 主存儲(chǔ)器的技術(shù)指標(biāo) 3.2 SRAM存儲(chǔ)器 3.2.1 基本的靜態(tài)存儲(chǔ)元陣列 3.2.2 基本的SRAM邏輯結(jié)構(gòu) 3.2.3 讀/寫周期波形圖 3.3 DRAM存儲(chǔ)器 3.3.1 DRAM存儲(chǔ)位元的記憶原理 3.3.2 DRAM芯片的邏輯結(jié)構(gòu) 3.3.3 讀/寫周期、刷新周期 3.3.4 存儲(chǔ)器容量的擴(kuò)充 3.3.5 高級(jí)的DRAM結(jié)構(gòu) 3.3.6 DRAM主存讀/寫的正確性校 3.4 只讀存儲(chǔ)器和閃速存儲(chǔ)器 3.4.1 只讀存儲(chǔ)器ROM 3.4.2 FLASH存儲(chǔ)器 3.5 并行存儲(chǔ)器 3.5.1 雙端口存儲(chǔ)器 3.5.2 多模塊交叉存儲(chǔ)器 3.6 cache存儲(chǔ)器 3.6.1 cache基本原理 3.6.2 主存與cache的地址映射 3.6.3 替換策略 3.6.4 cache的寫操作策略 3.6.5 Pentium 4的cache組織 3.7 虛擬存儲(chǔ)器 3.8 奔騰系列的虛存組織 計(jì)算機(jī)組成原理 * 3.1 存儲(chǔ)器概述 3.1.1 存儲(chǔ)器的分類(將第3章存儲(chǔ)器層次結(jié)構(gòu)-2) 3.1.2 存儲(chǔ)器的層次結(jié)構(gòu)(將第3章存儲(chǔ)器層次結(jié)構(gòu)-2) 3.1.3 主存儲(chǔ)器的技術(shù)指標(biāo) 計(jì)算機(jī)組成原理 * 3.1.3 主存儲(chǔ)器的技術(shù)指標(biāo) 1、幾個(gè)基本概念： 字存儲(chǔ)單元：存放一個(gè)機(jī)器字的存儲(chǔ)單元，相應(yīng)的單元地址叫字地址，按字編址的機(jī)器稱之為字尋址計(jì)算機(jī); 字節(jié)存儲(chǔ)單元：存放一個(gè)字節(jié)的單元，相應(yīng)的地址稱為字節(jié)地址，按字節(jié)編址的機(jī)器稱之為字節(jié)尋址計(jì)算機(jī); 一個(gè)機(jī)器字可包含多個(gè)字節(jié)，所以一個(gè)存儲(chǔ)單元也可包含多個(gè)能夠單獨(dú)編址的字節(jié)地址。 計(jì)算機(jī)組成原理 * 3.1.3 主存儲(chǔ)器的技術(shù)指標(biāo) 2、幾個(gè)技術(shù)指標(biāo): (1)存儲(chǔ)容量：指一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)，以字節(jié)B為單位：KB、MB、GB、TB； 1KB=210B 1MB=220B 1GB=230B 1TB=240B 存儲(chǔ)容量越大，能存儲(chǔ)的信息就越多; 計(jì)算機(jī)組成原理 * 3.1.3 主存儲(chǔ)器的技術(shù)指標(biāo) (2)存取時(shí)間(又訪問(wèn)時(shí)間)：一次讀操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的時(shí)間。 通常取寫操作時(shí)間等于讀操作時(shí)間，故稱存儲(chǔ)器存取時(shí)間; (3)存儲(chǔ)周期：連續(xù)啟動(dòng)兩次讀操作所需間隔的最小時(shí)間。通常，存儲(chǔ)周期略大于存取時(shí)間，其時(shí)間單位為ns; (4)存儲(chǔ)器帶寬：單位時(shí)間里存儲(chǔ)器所存取的信息量，用來(lái)衡量數(shù)據(jù)傳輸速度。通常以位/秒或字節(jié)/秒做度量單位; 計(jì)算機(jī)組成原理 * 3.2 SRAM存儲(chǔ)器 3.2.1 基本的靜態(tài)存儲(chǔ)元陣列 3.2.2 基本的SRAM邏輯結(jié)構(gòu) 3.2.3 讀/寫周期波形圖 計(jì)算機(jī)組成原理 * 3.2 SRAM存儲(chǔ)器 主存(內(nèi)部存儲(chǔ)器)是半導(dǎo)體存儲(chǔ)器，根據(jù)信息存儲(chǔ)的機(jī)理不同分為兩類： 靜態(tài)讀寫存儲(chǔ)器(SRAM)：存取速度快，一般用作cache。 動(dòng)態(tài)讀寫存儲(chǔ)器(DRAM)：存儲(chǔ)容量大，一般用作主存。 計(jì)算機(jī)組成原理 * 3.2.1 基本的靜態(tài)存儲(chǔ)元陣列 1、存儲(chǔ)位元：一個(gè)鎖存器(雙穩(wěn)態(tài)觸發(fā)器)，供電時(shí)可無(wú)限期保存數(shù)據(jù) (0或1)，斷電則數(shù)據(jù)丟失； 2、三組信號(hào)線： (1)地址線：經(jīng)地址譯碼器接每個(gè)存儲(chǔ)單元的選擇線(行線)，從而打開(kāi)存儲(chǔ)元的輸入與非門，有數(shù)據(jù)輸入時(shí)，鎖存器記憶輸入數(shù)據(jù)； A0-A5，可指定26=64個(gè)存儲(chǔ)單元 (2)數(shù)據(jù)線：I/O0，I/O1 ，I/O2 ，I/O3，根數(shù)等于機(jī)器字長(zhǎng)；總存儲(chǔ)位元64*4=256； (3)控制線：R/W，控制讀寫操作；讀寫不會(huì)同時(shí)發(fā)生。 計(jì)算機(jī)組成原理 * 3.2.1 基本的靜態(tài)存儲(chǔ)元陣列 3、基本的靜態(tài)存儲(chǔ)元陣列 存儲(chǔ)位元 三組信號(hào)線 地址線 行線 數(shù)據(jù)線 控制線 計(jì)算機(jī)組成

總結(jié)

以上是生活随笔為你收集整理的计算机组成原理读写周期波形图,第3章存储器层次结构-1讲述.ppt的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。