目錄

• • 【1】存儲器的層次結(jié)構(gòu)
  • 【2】存儲器的分類
  • 【3】SRAM
  • • 1、基本原理：
    • 2、結(jié)構(gòu)：
    • 3、芯片參數(shù)與引腳解讀：
    • 4、CPU與SRAM的連接方式
  • 【4】DRAM
  • • 1、基本原理：
    • 2、結(jié)構(gòu)
    • 3、芯片引腳解讀：
  • 【5】存儲器系統(tǒng)設(shè)計
  • 【6】存儲器擴(kuò)展設(shè)計（重點(diǎn)）
  • • 1、位擴(kuò)展（位并聯(lián)法）
    • 2、字節(jié)擴(kuò)展（地址串聯(lián)法）
    • 3、字節(jié)和位擴(kuò)展
  • 【7】片選信號產(chǎn)生（譯碼電路）（重點(diǎn)）
  • • 1、全地址譯碼
    • • 例題
    • 2、部分地址譯碼
    • • 例題
    • 3、線選譯碼方式
    • 4、三種譯碼方式的比較
    • 4、地址譯碼電路設(shè)計
    • • 步驟：
      • 【1】基于74LS138專用譯碼器的設(shè)計
      • 【2】基于74LS688比較器的設(shè)計

【1】存儲器的層次結(jié)構(gòu)

【2】存儲器的分類

這里我們揀SRAM和DRAM來講

【3】SRAM

1、基本原理：

靜態(tài)隨機(jī)存取存儲器(SRAM)：
所謂的“靜態(tài)”，是指這種存儲器只要保持通電，里面儲存的數(shù)據(jù)就可以恒常保持。
當(dāng)電力供應(yīng)停止時，SRAM儲存的數(shù)據(jù)還是會消失（被稱為volatile memory），這與在斷電后還能儲存資料的ROM或閃存是不同的。

2、結(jié)構(gòu)：

? 存儲矩陣，決定存儲器中存儲單元的排列形式，有字結(jié)構(gòu)和位結(jié)構(gòu)兩種
? 地址譯碼器，用來選擇存儲單元，有線性譯碼和復(fù)合譯碼兩種，通常采用復(fù)合譯碼
? 控制邏輯與三態(tài)數(shù)據(jù)緩沖器，控制CS、WR、RD信號

3、芯片參數(shù)與引腳解讀：

以6116(2K x 8)為例:
2K：表示該芯片內(nèi)部存儲單元的數(shù)目，這個數(shù)決定存儲芯片地址線的數(shù)目。
8：表示該芯片每個存儲單元存儲信息的位數(shù)，這個數(shù)決定存儲芯片數(shù)據(jù)線的數(shù)目。
引腳號如下：

4、CPU與SRAM的連接方式

注意：地址和控制BUS是單向指向存儲器，數(shù)據(jù)BUS雙向。

【4】DRAM

1、基本原理：

2、結(jié)構(gòu)

? DRAM的地址線是復(fù)用的，即地址線分為行地址和列地址兩部分。在對存儲單元進(jìn)行訪問時，由行地址選通信號RAS把行地址送入行地址鎖存器；再由列地址選通信號CAS把列地址送入列地址鎖存器
? CPU與DRAM之間的信息交換由DRAM控制器完成。

3、芯片引腳解讀：

【5】存儲器系統(tǒng)設(shè)計

所要考慮的問題：

1、總線的負(fù)載能力
2、CPU時序和存儲器存取速度之間的配合
3、存儲芯片的選擇以及數(shù)目
4、片內(nèi)尋址和片間尋址地址線的分配
5、譯碼電路的選取(線性譯碼、全譯碼、部分譯碼)
6、數(shù)據(jù)線、控制線的連接

【6】存儲器擴(kuò)展設(shè)計（重點(diǎn)）

1、位擴(kuò)展（位并聯(lián)法）

? 位擴(kuò)展指用多個存儲器器件對字長進(jìn)行擴(kuò)充。一個地址同時控制多個存儲器芯片。
進(jìn)行位擴(kuò)展時，模塊中所有芯片的地址線和控制線互連形成整個模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴(kuò)展）形成整個模塊的數(shù)據(jù)線（8bit寬度）。

為何需要位擴(kuò)展？
在微機(jī)系統(tǒng)中，存儲器是按字節(jié)來構(gòu)成的，而所選擇的存儲器芯片的字長不足8位
時，用這樣的存儲器芯片構(gòu)成系統(tǒng)所需的存儲器子系統(tǒng)電路，就必須進(jìn)行位擴(kuò)展，即
用幾片存儲器芯片并起來，以增加存儲字長。例如上圖，兩個4位組成一個8位。所以稱為“位擴(kuò)展”。

2、字節(jié)擴(kuò)展（地址串聯(lián)法）

? 字?jǐn)U展指的是增加存儲器中字的數(shù)量。
進(jìn)行字?jǐn)U展時，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連形成整個模塊的低位地址線、控制線和數(shù)據(jù)線 ， CPU的高位地址線（擴(kuò)展的字線）被用來譯碼以形成對各個芯片的選擇線 —— 片選線

3、字節(jié)和位擴(kuò)展

1、首先對芯片分組進(jìn)行位擴(kuò)展，以實(shí)現(xiàn)按字節(jié)編址；
2、其次設(shè)計個芯片組的片選進(jìn)行字?jǐn)U展，以滿足容量要求；

【7】片選信號產(chǎn)生（譯碼電路）（重點(diǎn)）

1、全地址譯碼

除了用于存儲器芯片片內(nèi)地址外，CPU總線的其他地址總線都參加芯片的片選地址譯碼。
特點(diǎn)：
存儲器芯片只占用整個存儲空間中的一塊區(qū)域，訪問該存儲芯片片內(nèi)單元采用唯一的地址。

例題

例:在8088CPU工作在最大方式組成的微機(jī)應(yīng)用系統(tǒng)中，擴(kuò)充設(shè)計8KB的
SRAM電路，SRAM芯片用Intel6264。若分配給該SRAM的起始地址為62000H~
63FFFH，片選信號(CS1) 為低電平有效。請用全地址譯碼方法設(shè)計該SRAM存儲器的
片選信號形成電路
分析：
1、Intel 6264

8K ×8位的SRAM

2、8K ×8位：8KB，所以只需要1片6264，不需要擴(kuò)展
3、8086/8088CPU的地址總線均為20位,8086/8088CPU的尋址范圍為1MB; 8086有16根數(shù)據(jù)線和20根地址線,它既能處理16位數(shù)據(jù),也能處理8位數(shù)據(jù)。可尋址的內(nèi)存空間為1MB。
4、6264片內(nèi)地址線有13根：A0~A12，所以CPU總線的低13位直接與片內(nèi)地址引腳相連接，作為片內(nèi)尋址，來選擇片內(nèi)具體單元。
5、由于采用全譯碼方式，CPU高7位A19~A13全部參加譯碼。且芯片數(shù)量是1MB/8KB=128片。所以有128個片選地址。2^7=128.
62000H/2000H=49（10000H=8*2000H）轉(zhuǎn)換成二進(jìn)制：0110001
6、片選信號是低電平有效，所以在地址譯碼設(shè)計中，若采用門電路，注意：A19~A13所有1進(jìn)行邏輯與非，所有0進(jìn)行邏輯或。
7、系統(tǒng)總線IO/M‘也參加譯碼
最終結(jié)果：

總結(jié)：…感覺步驟還挺多的，不過按照這個流程走一遍，第二次做的時候就很簡單了。

2、部分地址譯碼

也稱局部地址譯碼。片選信號不是由地址線中所有不在存儲器上的地址線譯碼產(chǎn)生，而是只有部分高位地址線被送入譯碼電路產(chǎn)生片選信號。
特點(diǎn)：某些高位地址線被省略而不參加地址譯碼，簡化了地址譯碼電路，但地址空間有重疊。
例如，在8088 CPU組成的微機(jī)系統(tǒng)中，存儲器芯片采用8KB容量的6264芯片。在設(shè)計地址譯碼時，地址線A19未參加譯碼，只有A13—A18 6條地址線參加譯碼。這時每塊6264將占有兩個8KB的內(nèi)存空間。也就是說，內(nèi)存空間發(fā)生了重疊現(xiàn)象，其重疊情況如圖6.23所示。從圖中可以看到，連接到內(nèi)存空間最低8KB地址區(qū)的那一塊6264芯片，實(shí)際占有的內(nèi)存地址空間為:00000H—01FFFH、80000H—81FFFH。它占有了兩個8KB的內(nèi)存空間。可以依此類推，如果有兩條高位地址線不參加地址譯碼，那么就會使4個存儲空間發(fā)生重疊; 3條高位地址線不參加地址譯碼，則會產(chǎn)生8個重疊空間。重疊空間數(shù)滿足下述關(guān)系:重疊空間數(shù)=2"，其中，n為不參加地址譯碼的高位地址線。

例題

例：在8088 CPU工作在最小方式組成的微機(jī)應(yīng)用系統(tǒng)中，擴(kuò)充設(shè)計8KB的SRAM電路，SRAM芯片用Intel6264。若分配給該SRAM的地址范圍為00000H~0FFFFH，片選信號(CS)為低電平有效。請用部分地址譯碼方法設(shè)計該SRAM存儲器的片選信號形成電路。
分析：
1、6264的容量是8KB，然而00000H_{0FFFFH是64KB，所以重疊區(qū)域有64KB/8KB=8個，且2<sup>3=8，所以三條高位地址線不做譯碼，如A15}A13
2、IO/M‘=0參加譯碼

3、線選譯碼方式

線選法：選擇除存儲器芯片片內(nèi)尋址以外的高位地址線中的某一條，作為存儲器芯片的片選信號。
由于片選的地址線每次尋址時只能有一位有效，不允許同時有多位有效，這才保證每次只選中一個芯片或一個芯片組。
優(yōu)點(diǎn)：選擇芯片不需要外加邏輯電路，姨媽線路簡單。
缺點(diǎn)：把地址空間分成了相互隔離的區(qū)域，且地址重疊區(qū)域多，不能充分利用系統(tǒng)的存儲器空間。

4、三種譯碼方式的比較

全譯碼：

系統(tǒng)所有地址線全部都應(yīng)該參與譯碼 低段地址線應(yīng)直接接在模塊上，尋址模塊內(nèi)單元； 中段地址線譯碼后產(chǎn)生片選信號區(qū)分不同模塊； 高段地址線可用作片選信號有效的使能控制；

部分譯碼：

高端地址信號不參與譯碼，會造成地址空間的重疊和不連續(xù)

線譯碼;

電路結(jié)構(gòu)簡單，但系統(tǒng)必須保證參與片選的地址線不能同時為有效電平； 同部分譯碼法一樣，因?yàn)橛械刂沸盘柌粎⑴c譯碼，也存在地址重疊及不連續(xù)的問題

4、地址譯碼電路設(shè)計

步驟：

1、根據(jù)系統(tǒng)中實(shí)際存儲器容量，確定存儲器在整個尋址空間中的位置
2、根據(jù)所選用存儲芯片的容量，畫出地址分配圖，地址分配表
3、根據(jù)地址分配圖或分配表確定譯碼方法并畫出相應(yīng)的地址位圖
4、選用合適期間，畫出譯碼電路

某微機(jī)系統(tǒng)地址總線為16位，實(shí)際存儲器容量為16KB，ROM區(qū)和RAM區(qū)各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,試設(shè)計譯碼電路.
1、該系統(tǒng)的尋址空間最大為64KB，假定實(shí)際存儲器占用最低16KB的存儲空間，即地址為0000H_{3FFFH。其中0000H}1FFFH為EPROM區(qū)，2000H~3FFFH為RAM區(qū)。
2、根據(jù)所采用的存儲芯片容量，可畫出地址分配圖；地址分配表

對于ROM來說每個子區(qū)域?yàn)?KB=2^11，需要11位地址線作為片內(nèi)尋址：A0~A10；
對于RAM來說每個子區(qū)域?yàn)?KB=2^10,需要10位地址線作為片內(nèi)尋址：A0~A9；
采用3—8譯碼器，前四根指向4片ROM，后四根加上一個A10構(gòu)成二次譯碼，指向8片RAM；

【1】基于74LS138專用譯碼器的設(shè)計

引腳

真值表

例題1：在某 8088微處理器系統(tǒng)中，需要用8片6264構(gòu)成一個64KB的存儲器。其地址分配在0000H~0FFFFH內(nèi)存空間，地址譯碼采用全譯碼方式，用74LS138作譯碼器，請畫出存儲器譯碼電路。
分析：
1、6264片內(nèi)地址線有13根：A0~A12，所以CPU總線的低13位直接與片內(nèi)地址引腳相連接，作為片內(nèi)尋址，來選擇片內(nèi)具體單元。
2、由于采用全譯碼方式，CPU高7位A19~A13全部參加譯碼。且芯片數(shù)量是8片。
這里我們只是用A13~A15作為譯碼器的輸入，這樣正好有8種輸出。A16到A19作為選通信號3，全為0.

【2】基于74LS688比較器的設(shè)計

引腳

工作原理：

例：利用 74LS688設(shè)計譯碼電路，輸出端(P= Q)'作為Intel 62128 SRAM的CS片選信號，分配給Intel 62128的地址范圍為74000H~77FFFH。畫出8088 CPU工作在最大方式下的譯碼電路。
分析：
74000H轉(zhuǎn)換成2進(jìn)制：0111 0100， 0000 0000 0000
77FFFH轉(zhuǎn)換成2進(jìn)制：0111 0111 ，1111 1111 1111
觀察發(fā)現(xiàn)前6位都是一樣的，這樣就可以定位大的范圍，就可以確定Q的值了：101110（從低位到高位）
所以結(jié)果如下：

如果需要改變內(nèi)存芯片的地址，只需要改變Q那邊開關(guān)就行了。所以這種結(jié)構(gòu)可以為改變內(nèi)存地址帶來方便。
如果不需要改變地址，則可以直接給定Q邊的編碼就行了。

---

參考鏈接：

SRAM
《微機(jī)原理與接口技術(shù).樓順天版》

總結(jié)

以上是生活随笔為你收集整理的微机原理——扩展存储器设计的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。