對PCIe Gen 5的支持

除了以太網(wǎng)和存儲控制器，Speedster7t FPGA上提供的對PCIe Gen 5的支持還能夠與主機處理器緊密集成，以支持諸如sidecar智能網(wǎng)卡(SmartNIC)設(shè)計等高性能加速器應(yīng)用。PCI Gen 5控制器使其能夠讀取和寫入存儲在FPGA內(nèi)存層級結(jié)構(gòu)中的數(shù)據(jù)，包括許多位于邏輯架構(gòu)內(nèi)的塊RAM，以及連接到FPGA存儲控制器的外部GDDR6和DDR4 SRAM設(shè)備。在FPGA邏輯陣列中實例化的數(shù)據(jù)傳輸控制器(例如DMA引擎)，可以類似地通過PCIe Gen 5總線訪問與主機處理器共享的內(nèi)存，而無需消耗FPGA邏輯陣列內(nèi)的任何資源即可實現(xiàn)這種高帶寬連接，并且設(shè)計時間幾乎為零。用戶只需要啟用PCIe和GDDR6接口，就可以通過NoC發(fā)送事務(wù)數(shù)據(jù)。

下面的圖11展示了PCIe子系統(tǒng)與任何GDDR6或DDR4存儲接口之間的直接連接。

圖11：無需消耗FPGA邏輯陣列即可實現(xiàn)PCIe和GDDR6之間的數(shù)據(jù)傳輸

112-Gbps SerDes

AC7t1500器件搭載了400G以太網(wǎng)通道用于物理層訪問，該器件可提供多達32個高速SerDes通道，它們可用于需要數(shù)據(jù)速率高達112Gbps的其他標準，并完全支持PAM4信令。這些SerDes通道支持器件間實現(xiàn)極短距離(XSR)和超短距離(USR)通道，事實證明這些通道對一系列通信系統(tǒng)都非常重要。SerDes實現(xiàn)方式的靈活性加上對各種以太網(wǎng)速度的支持(因為已集成了一個可分解型控制器)為設(shè)計提供了現(xiàn)成可用的支持，這些設(shè)計將能夠與任何規(guī)劃的CPRI和eCPRI格式(用于5G前端傳輸設(shè)計)一起使用。

機器學(xué)習(xí)處理器

對于計算密集型任務(wù)，在Speedster7t FPGA上部署的Speedster7t機器學(xué)習(xí)處理器(MLP)是靈活的且可分解的算術(shù)單元。MLP是高密度乘法器陣列，帶有支持多種數(shù)字格式的浮點和整數(shù)MAC模塊。MLP帶有集成的內(nèi)存塊，可以在不使用FPGA資源的情況下執(zhí)行操作數(shù)和內(nèi)存級聯(lián)功能。MLP適用于一系列矩陣數(shù)學(xué)運算，從5G無線電控制器的波束成形計算到加速深度學(xué)習(xí)應(yīng)用，諸如數(shù)據(jù)流模式和數(shù)據(jù)包內(nèi)容分析。

圖12：機器學(xué)習(xí)處理器原理框圖

結(jié)論

從5G網(wǎng)絡(luò)的邊緣到數(shù)據(jù)中心內(nèi)部的交換機，通信和網(wǎng)絡(luò)系統(tǒng)對芯片的功能帶來了極大的壓力，以支持其所需的計算能力和數(shù)據(jù)傳輸速率。傳統(tǒng)的可編程邏輯為這些系統(tǒng)提供了靈活性和速率的最佳組合，但是近年來卻因以太網(wǎng)等協(xié)議的速度提高到100G和400G而面臨新挑戰(zhàn)。Speedster7t架構(gòu)通過采用創(chuàng)新的、多層級片上網(wǎng)絡(luò)，使數(shù)據(jù)能夠在器件周圍輕松傳輸，而不影響FPGA的邏輯陣列，從而充分保障所有已集成在內(nèi)的全球最先進的I/O接口，諸如400G以太網(wǎng)、GDDR6和PCI Gen 5，以支持充分發(fā)揮核心的可編程邏輯結(jié)構(gòu)的潛在能力。

Achronix Speedster7t系列采用了一種借助于NoC技術(shù)的創(chuàng)新架構(gòu)，并充分利用了7nm技術(shù)來部署各種現(xiàn)有可用的、性能最高的控制器，提供了其他FPGA器件迄今為止所缺少的要素。基于Speedster7t FPGA的設(shè)計可以接收來自多個高速數(shù)據(jù)源的巨量數(shù)據(jù)，并將這些數(shù)據(jù)分發(fā)到可編程的片上算法和處理單元，然后以盡可能低的延遲來獲得這些結(jié)果。由此帶來的是一種創(chuàng)新的FPGA架構(gòu)，可以支持目前正在設(shè)計的下一代5G、軟件定義網(wǎng)絡(luò)和數(shù)據(jù)中心系統(tǒng)。Speedster7t FPGA現(xiàn)在可以推動通信和網(wǎng)絡(luò)應(yīng)用向新一代發(fā)展。

版權(quán)所有?2020 Achronix半導(dǎo)體公司保留所有權(quán)利。Achronix、Speedcore、Speedster和ACE是Achronix半導(dǎo)體公司在美國和/或其他國家/地區(qū)的商標。所有其他商標均為其各自所有者的財產(chǎn)。所有規(guī)格如有更改，恕不另行通知。

免責(zé)聲明

本文件中所提供的信息被認為是準確和可靠的。但是，Achronix半導(dǎo)體公司不對此類信息的完整性或準確性作出任何聲明或擔(dān)保，并且對于使用本文包含的信息不承擔(dān)任何責(zé)任。Achronix半導(dǎo)體公司保留隨時更改本文件及其所含信息的權(quán)利，恕不另行通知。所有Achronix商標、注冊商標、免責(zé)聲明和專利均在網(wǎng)站上列出http://www.achronix.com/legal。

相關(guān)閱讀

---

白皮書：FPGA賦能下一代通信和網(wǎng)絡(luò)解決方案(第一部分)

白皮書：FPGA賦能下一代通信和網(wǎng)絡(luò)解決方案(第二部分)

白皮書：FPGA賦能下一代通信和網(wǎng)絡(luò)解決方案(第三部分)

歡迎您掃碼關(guān)注Achronix頭條號，了解更多FPGA和eFPGA產(chǎn)品及應(yīng)用信息：

如希望獲得本白皮書的完整版，或了解Achronix的FPGA和eFPGA相關(guān)產(chǎn)品及應(yīng)用，請發(fā)送郵件到Dawson.Guo@Achronix.com，謝謝閱讀。

總結(jié)

以上是生活随笔為你收集整理的cpri带宽不足的解决方法_白皮书：FPGA赋能下一代通信和网络解决方案（第四部分）...的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。