EDA（以 FPGA/CPLD 設計為例）流程步驟

1.設計輸入
2.全程編譯
3.仿真驗證
4.編程下載
5.硬件測試

設計輸入

原理圖/HDL文本編輯或其他輸入方式把電路系統輸入到EDA平臺中。

綜合編譯

EDA綜合器把設計輸入描述的電路系統從高層級轉換為低層級的電路網表，直至物理實現。

全程編譯

是綜合器把設計輸入描述的電路系統從高層級轉換為低層級的電路網表，直至轉化為物理實現的過程。其包括的綜合層次包括：行為綜合，邏輯綜合，結構綜合（或物理綜合）。

仿真驗證

對設計結果進行驗證，通過預設、編輯特定的輸入信號，對照仿真輸出的結果，驗證系統設計的正確性。

編程下載

EDA下載器把適配（結構綜合）后生成的編程或配置文件，通過編程器或編程電纜向FPGA或CPLD下載。

硬件測試

將含有載入了設計的FPGA或CPLD的硬件系統進行統一測試，以便最終驗證設計項目在目標系統上的實際工作情況，以排除錯誤，改進設計。

仿真驗證和硬件測試驗證電路功能方式的區別

兩者驗證電路功能所采用的方式一個是通過計算機仿真，另一個是通過從硬件中采集信號，是不一樣的。

總結

以上是生活随笔為你收集整理的[EDA]FPGA/CPLD 设计流程步骤及步骤概念的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。