地址總線：用來指出數(shù)據(jù)總線上的源數(shù)據(jù)或目的數(shù)據(jù)在貯存單元的地址，是單向傳輸?shù)?#xff0c;其位數(shù)與存儲單元的個數(shù)有關(幾次冪的關系)

控制總線：用來發(fā)出各種控制信號的，對任意控制線，是單向的；對與機器字長，存儲字長，存儲單元無關系。

3、答：

常用的總線結構有單總線結構，雙總線結構，三總線結構，四總線結構。

① 單總線結構：將CPU，主存，I/O設備都掛在一組總線上，允許I/O之間或I/O與主存之間直接交換信息。因為所有的傳送都通過這組共享總線，極易形成計算機系統(tǒng)的瓶頸，不允許兩個以上部件在同一時刻向總線傳輸信息，必然會影響系統(tǒng)工作效率的提高，其結構圖見課本圖3.2ISA.EISA總線是單總線結構

② 雙總線結構：雙總線結構的特點是將速度較低的設備從總線上分離出來，形成主存總線與I/O總線分開的結構，見課本圖3.5。途中通道是一個具有特殊功能的處理器，CPU將一部分功能下放給通道，使其對I/O設備具有統(tǒng)一管理的功能，系統(tǒng)的吞吐能力可以相當大。如果將不同速率的I/O設進行分類，然后將它們連接在不同的通道上，將成為總線結構。

③ 三總線結構：圖3.6：主存總線用于CPU與主存間的傳輸；I/O總線供CPU與各類I/O之間傳遞信息，DMA總線用于高速外設(磁盤，磁帶等)與主存之間直接交換信息。圖3.7:處理器于高速緩沖存儲器Cache之間怎叫一條局部總線，Cache可以通過系統(tǒng)總線與主存?zhèn)鬏斝畔?#xff0c;I/O 與主存之間也不必通過CPU。還有一條擴展總線，可以支持相當多的I/O設備。

④四總線結構(見圖3.8)在三總線基礎上，增加一條與計算機系統(tǒng)機密相連的高速總線，這種結構對高速設備而言，其自身的工作可以很少依賴處理器，同時他們又比擴展總線上的設備更貼近處理器。

4、答：

① 如多個主設備同時要使用總線時，就由總線控制器的判優(yōu)，仲裁邏輯按一定的優(yōu)先級順序，確定那個主設備能使用總線，只有獲得總線使用權的主設備才能開始傳送數(shù)據(jù)。

② 常見的集中式總線控制有三種

⑴ 鏈式查詢：其特點是只需很少幾根線就能按一定優(yōu)先次序實現(xiàn)總線控制，并且很容易擴充設備，但對電路故障很敏感。

⑵ 計數(shù)器定時查詢：其特點是，計數(shù)可以從“0”開始，此時設備的優(yōu)先次序是固定的，計數(shù)也可以從終止點開始，既是一種循環(huán)方式，此時設備使用總線的優(yōu)先級相等，計數(shù)器的初始值還可以由程序設置，故優(yōu)先次序可以改變。此外，對電路故障不如鏈式查詢方式敏感，但增加了主控線數(shù)，控制也較復雜。

⑶ 獨立請求方式：其特點是：響應速度快，優(yōu)先次序控制靈活(通過程序改變)，但控制線數(shù)量多，總線控制更復雜。

③ 獨立請求方式響應時間最快，鏈式查詢對電路故障最敏感。

第四章 思考題與習題

1．解釋下列概念 主存、輔存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory

2．計算機中哪些部件可用于存儲信息，請按其速度、容量和價格/位排序說明。

3．存儲器的層次結構主要體現(xiàn)在什么地方？為什么要分這些層次，計算機如何管理這些層次？

4．說明存取周期和存取時間的區(qū)別。

5．什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？

6．某機字長為32位，其存儲容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)

編址，試畫出主存字地址和字節(jié)地址的分配情況。

7．一個容量為16K?32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當選用下列不同規(guī)格的存儲芯片時，各需要多少片？

1K?4位，2K?8位，4K?4位，16K?1位，4K?8位，8K?8位 8．試比較靜態(tài)RAM和動態(tài)RAM。

9．什么叫刷新？為什么要刷新？說明刷新有幾種方法。 10．半導體存儲器芯片的譯碼驅動方式有幾種？

11．畫出用1024?4位的存儲芯片組成一個容量為64K?8位的存儲器邏輯框圖。要求將64K

①

分成4個頁面，每個頁面分16組，指出共需多少片存儲芯片。 12．設有一個64K?8位的RAM芯片，試問該芯片共有多少個基本單元電路(簡稱存儲基元)？

欲設計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。

13．某8位微型機地址碼為18位，若使用4K?4位的RAM芯片組成模塊板結構的存儲器，

試問：

(1)該機所允許的最大主存空間是多少？

(2)若每個模塊板為32K?8位，共需幾個模塊板？ (3)每個模塊板內(nèi)共有幾片RAM芯片？ (4)共有多少片RAM？

(5)CPU如何選擇各模塊板？ 14．設CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ(低電平有效)作訪存控制信號，RW作讀寫命令信號(高電平為讀，低電平為寫)。現(xiàn)有下列存儲芯片：

ROM(2K?8位，4K?4位，8K?8位)， RAM(1K?4位，2K?8位，4K?8位)

及74138譯碼器和其他門電路(門電路自定)。

試從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求： (1)最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)； (2)指出選用的存儲芯片類型及數(shù)量； (3)詳細畫出片選邏輯。

15．CPU假設同上題，現(xiàn)有8片8K?8位的RAM芯片與CPU相連，試回答：

(1)用74138譯碼器畫出CPU與存儲芯片的連接圖； (2)寫出每片RAM的地址范圍；

(3)如果運行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片

都有與其相同的數(shù)據(jù)，分析故障原因。

(4)根據(jù)(1)的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出

現(xiàn)什么后果？

16．反映主存和外存的速度指標有何不同？

17．某機字長16位，常規(guī)的存儲空間為64K字，若想不改用其他高速的存儲芯片，而使訪

存速度提高到8倍，可采取什么措施？畫圖說明。

18．什么是“程序訪問的局部性”？存儲系統(tǒng)中哪一級采用了程序訪問的局部性原理？ 19．計算機中設置Cache的作用是什么？能不能把Cache的容量擴大，最后取代主存，為什

么？

20．Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？ 21．設某機主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字32位，設計一

個四路組相聯(lián)映象(即 Cache 每組內(nèi)共有4個字塊)的Cache組織，要求： (1)畫出主存地址字段中各段的位數(shù)；

(2)設Cache的初態(tài)為空，CPU依次從主存第0、1、2、…… 99號單元讀出100個字(主存一次讀出一個字)，并重復按此次序讀8次，問命中率是多少？

(3)若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度約提高多少

①

將存儲器分成若干個容量相等的區(qū)域，每一個區(qū)域可看作一個頁面。

倍?

22．簡要說明提高訪存速度可采取那些措施？

23．畫出NR、NRZ、NRZ1、PE、FM寫入數(shù)字串1011001的寫入電流波形圖。 24．以寫入10010110為例，比較調(diào)頻制和改進調(diào)頻制的寫電流波形圖。

25．畫出調(diào)相制記錄01100010的驅動電流、記錄磁通、感應電勢、同步脈沖及讀出代碼等

幾種波形。

26．磁盤組有六片磁盤，每片有兩個記錄面，存儲區(qū)域內(nèi)徑22cm，外徑33cm，道密度為

40道/cm，內(nèi)層密度為400 位/cm，轉速2400 轉/分，問： (1)共有多少存儲面可用？ (2)共有多少柱面？

(3)盤組總存儲容量是多少？ (4)數(shù)據(jù)傳輸率是多少？ 27．某磁盤存儲器轉速為3000轉/分，共有4個記錄盤面，每毫米5道，每道記錄信息12288

字節(jié)，最小磁道直徑為230mm，共有275道，求： (1)磁盤存儲器的存儲容量；

(2)最高位密度(最小磁道的位密度)和最低位密度； (3)磁盤數(shù)據(jù)傳輸率； (4)平均等待時間。

28．磁表面存儲器和光盤存儲器記錄信息的原理有何不同？

29．試從存儲容量、存取速度、使用壽命和應用場合方面比較磁盤、磁帶和光盤存儲器。 30．寫出1100、1101、1110、1111對應的海明碼。

(1)按配偶原則配置； (2)按配奇原則配置。

31．已知接受到的海明碼(按配偶原則配置)為1100100，1100111，1100000，1100001，

檢查上述代碼是否出錯？第幾位出錯？

32．已知接收到下列海明碼，分別寫出它們所對應的欲傳送代碼。

1100000(按偶性配置)； 1100010(按偶性配置)； 1101001(按偶性配置)； 0011001(按奇性配置)； 1000000(按奇性配置)； 1110001(按奇性配置)；

33．欲傳送的二進制代碼為1001101，用奇校驗來確定其對應的海明碼，若在第六位出錯，

說明它的糾錯過程。

34．為什么海明碼糾錯過程中，新的檢測位P4P2P1的狀態(tài)即指出了編碼中錯誤的信息位？ 35．設有效信息為1100，試用生成多項式G(x) = 1011，將其編成循環(huán)冗余校驗碼。

36．有一個(7，4)碼，其生成多項式G(x)= x3 + x + 1，寫出代碼1001的循環(huán)冗余校驗碼。

第四章 存儲器習題部分答案

1、答：

主存：與CPU直接交換信息，用來存放數(shù)據(jù)和程序的存儲器。

輔存：主存的后援存儲器，用來存放當前暫時不用的程序和數(shù)據(jù)，不予CPU直接交換信息。

CACHE：為了解決CPU和主存的速度匹配，提高訪存速度的一種存儲器，它設在主存與CPU間，起緩沖作用。

RAM：可讀可寫存儲器，是隨機存取的，在程序執(zhí)行過程中既可讀出也可寫入，而且存取時間與存儲單元所在位置無關。

SRAM：靜態(tài)RAM，以觸發(fā)器原理寄存信息。 DRAM：動態(tài)RAM，以電容充放電原理寄存信息。

ROM：只能對其存儲的內(nèi)容讀出，而不能對其寫入的只讀存儲器。

PROM：可實現(xiàn)一次性編程的只讀存儲器。

EPROM：可擦洗可編程的只讀存儲器，用紫外線照射進行擦寫。 EEPROM：用電氣方法進行擦寫的可擦洗可編程的只讀存儲器。

CDROM：只讀型光盤，此中光盤內(nèi)數(shù)據(jù)程序由廠家事先寫入，用戶只能讀出，不能修改或寫入新的內(nèi)容。

Flash Memory：快擦型存儲器，是性能價格比號，可靠性高的可擦寫非易失型存儲器。

2、答：

計算機中有以下部件可以存儲信息：寄存器、緩存、主存、磁盤、磁帶等。 速度上：寄存器>緩存>主存>磁盤>磁帶 容量上：寄存器緩存>主存>磁盤>磁帶

3、答：

(1) 存儲器的層次結構主要體現(xiàn)在：緩存－主存和主存－緩存這兩個存儲層次上。 (2) 從CPU的角度來看，緩存－主存這一層次的速度接近于緩存，高于主存，其容量和位價卻接近于主存。從主存－緩存這一層次，其速度接近于主存，容量接近輔存，平均位價也接近于輔存，從而解決了速度、容量、成本這三者間的矛盾。

(3) 主存與緩存之間的數(shù)據(jù)調(diào)動是由硬件自動完成的，CPU不能直接訪問輔存，輔存只能與主存交換數(shù)據(jù)，他們之間的信息調(diào)動均由硬件和操作系統(tǒng)來實現(xiàn)。

4、答：

存取周期：是指存儲器進行連續(xù)兩次獨立的存儲器操作(如連續(xù)兩次讀操作)所需的最小間隔時間。

存取時間：是指啟動一次存儲器操作(讀或寫)到完成該操作所需的全部時間。 由概念可知，這兩個概念是有很大區(qū)別的，通常存取周期大于存取時間。

5、答：

(1) 存儲器帶寬：每秒從存儲器進出信息的最大數(shù)量。 (2) 帶寬＝32bit/200ns＝160M位/秒

7、答：

因為容量為16K×32，所以需地址線14根，數(shù)據(jù)線32根，總和是46根。

需要128片1K×4，32片2K×8，32片4K×4，32片16K×1，16片4K×8，8片8K×8

8、答：

靜態(tài)RAM是觸發(fā)器存儲信息，因此即使信息讀出后，它仍保持其原狀態(tài)，不需要在城，但電源掉電時，原存信息丟失。動態(tài)RAM靠電容存儲電荷的原理來寄存信息，即使電源不掉電，信息也會自動消失。

動態(tài)RAM的優(yōu)點：

① 在同樣大小的芯片中，動態(tài)RAM的集成度遠高于靜態(tài)RAM，如動態(tài)RAM的基本單元電路為一個MOS管，靜態(tài)RAM的基本單元電路為六個MOS管；② 動態(tài)RAM行、累地址按先后順序輸送，減少了芯片引腳，封裝尺寸也減少；③ 動態(tài)RAM的功耗僅為靜態(tài)RAM的1/6；動態(tài)RAM的價格僅為靜態(tài)RAM的1/4

動態(tài)RAM的缺點：

① 由于使用動態(tài)元件，因此他的速度比靜態(tài)RAM低；② 動態(tài)RAM需要再生，故需配置再生電路，也需要消耗一部分功率。

15、答：

(1) 見下圖

總結

以上是生活随笔為你收集整理的用计算机组成原理+唐朔飞的,计算机组成原理 唐朔飞 习题解答的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。