1.生產(chǎn)FPGA的廠家有：

ALTERA

XILINX

ATCEL

Lattice

ps:

Altera和Xilinx主要生產(chǎn)一般用途FPGA，其主要產(chǎn)品采用SRAM工藝

Actel主要提供非易失性FPGA，產(chǎn)品主要基于反熔絲工藝和FLASH工藝

ps: 熔絲，顧名思義：把絲熔掉，反熔絲技術(shù)恰相反，原來斷接的點在燒錄之后，短接上了，這種短接是永久性的！

反熔絲是一次性！！

2.FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，工作時需要對片內(nèi)的RAM進行編程，在掉電時FPGA變成一個白片！！

由于LUT主要適合SRAM工藝生產(chǎn)，所以目前大部分FPGA都是基于SRAM工藝的，而SRAM工藝的芯片在掉電后信息就會丟失，一定需要外加一片專用配置芯片，在上電的時候，由這個專用配置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA就可以正常工作，由于配置時間很短，不會影響系統(tǒng)正常工作。

對此有不同的編程配置方法：

并行主模式為一片F(xiàn)PGA加一片EPROM的方式；

主從模式可以支持一片PROM編程多片F(xiàn)PGA；

串行模式可以采用串行PROM編程FPGA；

外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對其編程。

3.FPGA與CPLD的辨別和分類：

將以乘積項結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD；

將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為FPGA。

4.FPGA 內(nèi)部三個基本的資源：

CLB可編程邏輯功能塊、IOB可編程輸出輸入塊、可編程內(nèi)部互連線資源。

5.FPGA實現(xiàn)功能的方式：

PLD/FPGA開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM,這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。

A,B,C,D由FPGA芯片的管腳輸入后進入可編程連線，然后作為地址線連到到LUT，LUT中已經(jīng)事先寫入了所有可能的邏輯結(jié)果，通過地址查找到相應(yīng)的數(shù)據(jù)然后輸出，這樣組合邏輯就實現(xiàn)了。

1個lab由8個LE(最小邏輯單元)組成；一個LE主要由寄存器和LUT組成。(LOOK-UP-TABLE)

一個邏輯單元主要由以下部件組成：一個四輸入的查詢表(LookUp Table，LUT)，一個可編程的寄存器，一條進位鏈，一條寄存器級連鏈。

LUT本質(zhì)上講就是一個16bit的SRAM(靜態(tài)隨機存儲器)，4個輸入實際上就是SRAM的地址。其實等同于一個真值表。(16bit=24,每個輸入有2種可能，即2*2*2*2=16)

靜態(tài)RAM(SRAM)速度非常快，只要電源存在內(nèi)容就不會自動消失。其基本存儲電路為6個MOS管組成1位，因此集成度相對較低，功耗也較大。一般高速緩沖存儲器用它組成。

動態(tài)RAM(DRAM)的內(nèi)容在10-3或l0-6秒之后自動消失，因此必須周期性的在內(nèi)容消失之前進行刷新。由于它的基本存儲電路由一個晶體管及一個電容組成，因此它的集成度高，成本較低，另外耗電也少，但它需要一個額外的刷新電路。

*/來源于網(wǎng)絡(luò)/**

創(chuàng)作挑戰(zhàn)賽新人創(chuàng)作獎勵來咯，堅持創(chuàng)作打卡瓜分現(xiàn)金大獎

總結(jié)

以上是生活随笔為你收集整理的fpga mysql_FPGA的一些琐碎知识整理的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。