LAN8742 教程(1) 数据手册 中文翻译
LAN8742 教程(1) 數據手冊 中文翻譯
LAN8742 教程(1) LAN8742 教程(1) 數據手冊 中文翻譯文章目錄
- LAN8742 教程(1) 數據手冊 中文翻譯
- 前言
- 1.0 介紹
- 1.1 一般條款和約定
- 1.2 一般說明
- 2.0 引腳說明和配置
- 2.1 引腳分配
- 2.2 緩沖區類型
- 3.0 功能說明
- 3.1 收發器
- 3.1.1 100BASE-TX發送
- 3.1.1.1 100BASE-TX跨RMII接口傳輸數據
- 3.1.1.2 4B/5B編碼
- 3.1.1.3 加擾
- 3.1.1.4 NRZI和MLT-3編碼
- 3.1.1.5 100M傳輸驅動
- 3.1.1.6 100M鎖相環（PLL）
- 3.1.2 100BASE-TX接收
- 3.1.2.1 100M接收輸入
- 3.1.2.2 均衡器，基線漂移校正以及時鐘和數據恢復
- 3.1.2.3 NRZI和MLT-3解碼
- 3.1.2.4 解擾
- 3.1.2.5 對齊
- 3.1.2.6 5B/4B解碼
- 3.1.2.7 接收數據有效信號
- 3.1.2.8 接收器錯誤
- 3.1.2.9 100M通過RMII接口接收數據
- 3.1.3 10BASE-T傳輸
- 3.1.3.1 跨MII/RMII接口傳輸10M數據
- 3.1.3.2 曼徹斯特編碼
- 3.1.3.3 10M發送驅動器
- 3.1.4 10BASE-T接收
- 3.1.4.1 10M接收輸入和靜噪
- 3.1.4.2 曼徹斯特解碼
- 3.1.4.3 10M通過RMII接口接收數據
- 3.1.4.4 Jabber檢測
- 3.2 自動協商
- 3.2.1 并行檢測
- 3.2.2 重新開始自動協商
- 3.2.3 禁止自動協商
- 3.2.4 半雙工 與 全雙工
- 3.3 HP Auto-MDIX支持
- 3.4 MAC接口
- 3.4.1 RMII
- 3.4.1.1 CRS_DV-載波偵聽/接收數據有效
- 3.4.1.2 參考時鐘（REF_CLK）
- 3.5 串行管理接口（SMI）
- 3.6 中斷管理
- 3.6.1 主中斷系統
- 3.6.2 備用中斷系統
- 3.7 配置表帶
- 3.7.1 **PHYAD [0]**:PHY地址配置
- 3.7.2 MODE [2:0]:模式配置
- 3.7.3 REGOFF：內部+1.2 V穩壓器配置
- 3.7.3.1 禁用內部+1.2 V穩壓器
- 3.7.3.2 啟用內部+ 1.2V穩壓器
- 3.7.4 **nINTSEL**：nINT / REFCLKO配置
- 3.7.4.1 REF_CLK輸入模式
- 3.7.4.2 REF_CLK輸出模式
- 3.8 其他功能
- 3.8.1 LEDS
- 3.8.1.1 禁用內部穩壓器時，LED1/nINT/nPME的使用（REGOFF高）
- 3.8.1.2 啟用內部穩壓器時，LED1/nINT/nPME的使用（REGOFF為低電平）
- 3.8.1.3 啟用nINTSEL的LED2/nINT/nPME使用
- 3.8.1.4 禁用nINTSEL的LED2 / nINT / nPME使用
- 3.8.1.5 REGOFF和LED1極性選擇
- 3.8.1.6 nINTSEL和LED2極性選擇
- 3.8.2 可變電壓I / O
- 3.8.3 掉電模式
- 3.8.3.1 常規掉電
- 3.8.3.2 能量檢測掉電（EDPD）
- 3.8.4 局域網喚醒（WOL）
- 3.8.4.1 完美的DA（目標地址）檢測
- 3.8.4.2 廣播檢測
- 3.8.4.3 魔術包檢測
- 3.8.4.4 喚醒幀檢測
- 3.8.5 隔離模式
- 3.8.6 復位
- 3.8.6.1 硬件復位
- 3.8.6.2 軟件復位
- 3.8.7 載波偵聽
- 3.8.8 鏈接完整性測試
- 3.8.9 電纜診斷
- 3.8.9.1 時域反射儀（TDR）電纜診斷
- 3.8.9.2 匹配的電纜診斷
- 3.8.10 回環操作
- 3.8.10.1 近端回環
- 3.8.10.2 遠端回環
- 3.8.10.3 連接器回環
- 3.9 應用圖
- 3.9.1 簡化的系統級別應用程序圖
- 3.9.2 電源圖（內部穩壓器提供的1.2 V電源）
- 3.9.3 電源圖（1.2 V由外部電源供電）
- 3.9.4 雙絞線接口圖（單電源）
- 3.9.4 雙絞線接口圖（雙電源）
前言
要想學習任何一款芯片的用法，首先就是要讀懂 datasheet 了，所以教程的前面幾章節就是用來翻譯手冊的。后面再利用 STM32CubeMx ，配置 FreeRTOS+Lwip 進行編程調試Nucleo-F767ZI 了。1.0 介紹
1.1 一般條款和約定
以下是本文檔中使用的一般術語的列表：
| BYTE | 8 bits(8位) |
| FIFO | First In First Out buffer 先進先出緩沖器；常用于彈性緩沖 |
| MAC | Media Access Controller 媒體訪問控制器 |
| RMII? | Reduced Media Independent Interface 簡化媒體獨立接口 |
| N/A | Not Applicable 不適用 |
| X | 表示邏輯狀態為“無關”或未定義。 |
| RESERVED | 指保留位字段或地址。 除非另有說明，否則保留位必須始終為零才能進行寫操作。 除非另有說明，否則在讀取保留位時不能保證值。 除非另有說明，否則請勿讀取或寫入保留地址。 |
| SMI | Serial Management Interface 串行管理接口 |
1.2 一般說明
LAN8742A/LAN8742Ai是一款具有可變I/O電壓的低功耗10BASE-T/100BASE-TX物理層（PHY）收發器，符合IEEE 802.3和802.3u標準。
LAN8742A / LAN8742Ai支持通過標準RMII接口與以太網MAC進行通信。它包含一個全雙工10-BASE-T / 100BASE-TX收發器，并支持10 Mbps（10BASE-T）和100 Mbps（100BASE-TX）的運行。 LAN8742A / LAN8742Ai實現自動協商，以自動確定最佳的速度和雙工操作模式。 HP Auto-MDIX支持允許使用直接連接或交叉LAN電纜。集成的局域網喚醒（WoL）支持提供了一種機制，可在接收到完美的DA，廣播，魔術包或喚醒幀后觸發中斷。
LAN8742A / LAN8742Ai支持符合IEEE 802.3-2005和特定于供應商的寄存器功能。但是，操作不需要寄存器訪問。可以通過第3.7節“配置帶”中所述的配置引腳選擇初始配置。寄存器可選的配置選項可用于進一步定義收發器的功能。
可以對LAN8742A/LAN8742Ai進行編程，以在物理層支持LAN喚醒，從而允許檢測可配置的喚醒幀和Magic數據包。此功能允許在PHY層過濾數據包，而無需MAC干預。此外，LAN8742A/LAN8742Ai支持電纜診斷，該診斷使設備可以通過供應商特定的寄存器識別斷開/短路及其在電纜上的位置。
根據IEEE 802.3-2005標準，所有數字接口引腳都可承受3.6 V電壓。該器件可配置為使用集成的3.3 V至1.2 V線性穩壓器在單個3.3 V電源上運行。線性穩壓器可以有選擇地禁用，從而允許使用高效的外部穩壓器以降低系統功耗。
LAN8742A/LAN8742Ai提供商用（0°C至+ 70°C）和工業（-40°C至+ 85°C）溫度范圍版本。典型的系統應用如圖1-1所示。圖1-2提供了該設備的內部框圖。
圖1-1 系統框圖
圖1-2 內部框圖
2.0 引腳說明和配置
圖2-1 24-VQFN引腳分配（俯視圖）
注意 ：封裝底部的裸露焊盤（VSS）必須接地
注意 ：在信號名稱的開頭使用小寫字母“n”時，表示信號為低電平有效。
例如，nRST表示復位信號為低電平有效。
注意 ：每個信號的緩沖區類型在BUFFER TYPE列中指示。在第2.2節中提供了緩沖區類型的描述。
表2-1 RMII信號
| 1 | 傳輸數據0 | TXD0 | VIS | MAC使用此信號將數據發送到收發器。 |
| 1 | 傳輸數據1 | TXD1 | VIS | MAC使用此信號將數據發送到收發器。 |
| 1 | 發送使能 | TXEN | VIS(PD) | 指示TXD [1:0]上存在有效的傳輸數據。 |
| 1 | 接收數據0 | RXD0 | VO8 | 收發器在接收路徑上發送的2個數據位的位0。 |
| 1 | PHY工作模式0配置 | MODE0 | VIS(PU) | 與MODE1和MODE2結合使用時，此配置表帶可設置默認PHY模式。 有關配置帶的更多信息，請參見注釋1。 注意：請參見第3.7.2節“ MODE [2:0]：模式配置”以獲取更多詳細信息。 |
| 1 | 接收數據1 | RXD1 | VO8 | 收發器在接收路徑上發送的2個數據位的位1。 |
| 1 | PHY工作模式1配置表帶 | MODE1 | VIS(PU) | 結合MODE0和MODE2，此配置表帶可設置默認PHY模式。 有關配置帶的更多信息，請參見注釋1。 注意：請參見第3.7.2節“ MODE [2:0]：模式配置”以獲取更多詳細信息。 |
| 1 | 接收錯誤 | RXER | VO8 | 斷言該信號以指示在當前正從收發器傳送的幀中某處檢測到錯誤。 |
| 1 | PHY地址0配置帶 | PHYAD0 | VIS(PD) | 此配置表帶設置收發器的SMI地址。 有關配置帶的更多信息，請參見注釋1。 注意：有關更多信息，請參見第3.7.1節“ PHYAD [0]：PHY地址配置”。 |
| 1 | 載波偵聽/接收數據有效 | CRS_DV | VO8 | 斷言該信號以指示接收介質為非空閑。接收到10BASE-T數據包時，CRS_DV被聲明，但是RXD [1：0]保持為低電平，直到接收到SFD字節（10101011）。 注意：根據RMII標準，在10BASE-T半雙工模式下，發送的數據不會循環回到接收數據引腳。 |
| 1 | PHY工作模式2配置表帶 | MODE2 | VIS(PU) | 與MODE0和MODE1結合使用時，此配置表帶可設置默認PHY模式。 有關配置帶的更多信息，請參見注釋1。 注意：請參見第3.7.2節“ MODE [2:0]：模式配置”以獲取更多詳細信息。 |
注1：配置表帶值在上電復位和系統復位時被鎖存。配置帶由帶下劃線(加粗)的符號名稱標識。連接到負載時，必須使用外部電阻器來增強用作配置帶的信號。有關更多信息，請參見第3.7節“配置帶”。
表2-2 LED引腳
| 1 | LED 1 | LED 1 | O12 | 該引腳可用于指示通過喚醒控制和狀態寄存器（WUCSR）的LED1功能選擇字段配置的鏈接活動，鏈接速度，nINT或nPME。 注意：有關其他LED信息，請參見第3.8.1節“ LED”和第3.8.4節“ LAN喚醒（WoL）”。 |
| 1 | 中斷輸出 | nINT | O12 | 低電平有效中斷輸出。 注：默認情況下，nINT信號在nINT / REFCLKO引腳上輸出。可以選擇將nINT信號配置為在LED1或LED2引腳上輸出。有關設備中斷的更多詳細信息，請參見第3.6節“中斷管理”。 |
| 1 | 電源管理事件輸出 | nPME | O12 | 有源低功耗管理事件（PME）輸出。 注：可以選擇將nPME信號配置為在LED1或LED2引腳上輸出。有關其他nPME和WoL信息，請參見第3.8.4節“ LAN喚醒（WoL）”。 |
| 1 | 調節器關閉配置帶 | REGOFF | IS(PD) | 該配置帶用于禁用內部1.2 V穩壓器。禁用穩壓器時，必須向VDDCR提供外部1.2 V電壓。 ?當使用外部電阻將REGOFF上拉至VDD2A時，內部穩壓器被禁用。 ?當REGOFF懸空或拉低時，內部穩壓器被使能（默認）。 有關配置帶的更多信息，請參見注釋1。 注意：有關更多詳細信息，請參見第3.7.3節“ REGOFF：內部+1.2 V穩壓器配置”。 |
| 1 | LED 2 | LED2 | O12 | 該引腳可用于指示通過喚醒控制和狀態寄存器（WUCSR）的LED2功能選擇字段配置的鏈接活動，鏈接速度，nINT或nPME。 注意：有關其他LED信息，請參見第3.8.1節“ LED”和第3.8.4節“ LAN喚醒（WoL）”。 |
| 1 | 中斷輸出 | nINT | O12 | 低電平有效中斷輸出。 注：默認情況下，nINT信號在nINT / REFCLKO引腳上輸出。可以選擇將nINT信號配置為在LED1或LED2引腳上輸出。有關設備中斷的更多詳細信息，請參見第3.6節“中斷管理”。 |
| 1 | 電源管理事件輸出 | nPME | O12 | 有源低功耗管理事件（PME）輸出。 注：可以選擇將nPME信號配置為在LED1或LED2引腳上輸出。有關其他nPME和WoL信息，請參見第3.8.4節“ LAN喚醒（WoL）”。 |
| 1 | nINT / REFCLKO功能選擇配置帶 | nINTSEL | IS(PU) | 該配置帶選擇nINT / REFCLKO引腳的模式。 ?當nINTSEL懸空或拉至VDD2A時，選擇nINT進行nINT / REFCLKO引腳的操作（默認）。 ?當nINTSEL拉低至VSS時，選擇REFCLKO進行nINT / REFCLKO引腳的操作。 有關配置帶的更多信息，請參見注釋1。 注意：有關更多信息，請參見第3.8.1.6節“ nINTSEL和LED2極性選擇”。 |
注1：配置表帶值在上電復位和系統復位時被鎖存。配置帶由帶下劃線(加粗)的符號名稱標識。連接到負載時，必須使用外部電阻器來增強用作配置帶的信號。有關更多信息，請參見第3.7節“配置帶”。
表2-3 串行管理接口（SMI）引腳
| 1 | SMI數據輸入/輸出 | MDIO | VIS/VO8(PU) | 串行管理接口數據輸入/輸出 |
| 1 | SMI時鐘 | MDC | VIS | 串行管理接口時鐘 |
表2-4 串行管理接口（SMI）引腳
| 1 | 以太網TX/RX正通道1 | TXP | AIO | 發送/接收正通道1 |
| 1 | 以太網TX/RX負通道1 | TXN | AIO | 發送/接收負通道1 |
| 1 | 以太網TX/RX正通道2 | RXP | AIO | 發送/接收正通道2 |
| 1 | 以太網TX/RX負通道2 | RXN | AIO | 發送/接收負通道2 |
表2-5 其他引腳
| 1 | 外部晶振輸入 | XTAL1 | ICLK | 外部晶振輸入 |
| 1 | 外部時鐘輸入 | CLKIN | ICLK | 單端時鐘振蕩器輸入。 注意：使用單端時鐘振蕩器時，XTAL2應該保持未連接狀態。 |
| 1 | 外部晶振輸出 | XTAL2 | OCLK | 外部晶振輸出 |
| 1 | 外部復位 | RXN | nRST | 系統復位。該信號為低電平有效。 |
| 1 | 中斷輸出 | nINT | VOD8(PU) | 低電平有效中斷輸出。放置一個外部電阻上拉至VDDIO。 注：可以選擇將nINT信號配置為在LED1或LED2引腳上輸出。有關設備中斷的更多詳細信息，請參見第3.6節“中斷管理”。 注：有關如何使用nINTSEL配置帶確定該引腳功能的詳細信息，請參見第3.8.1.6節“ nINTSEL和LED2極性選擇”。 |
| 1 | 參考時鐘輸出 | REFCLKO | VO8 | 該可選的50 MHz時鐘輸出來自25 MHz的晶體振蕩器。 REFCLKO可通過nINTSEL配置帶選擇。 注：有關器件中斷的更多詳細信息，請參見第3.7.4.2節“ REF_CLK輸出模式”。 注：有關如何使用nINTSEL配置帶確定該引腳功能的詳細信息，請參見第3.8.1.6節“ nINTSEL和LED2極性選擇”。 |
表2-6 模擬參考引腳
| 1 | 外部1％偏置電阻輸入 | RBIAS | AI | 該引腳需要將12.1kΩ（1％）電阻接地。 有關連接信息，請參考LAN8742A / LAN8742Ai參考示意圖。 注意：標稱電壓為1.2 V，電阻消耗的功率約為1 mW。 |
| 1 | +1.8 V至+3.3 V可變I/O電源 | VDDIO | P | +1.8 V至+3.3 V可變I/O電源。 有關連接信息，請參考LAN8742A / LAN8742Ai參考示意圖。 |
| 1 | +1.2 V數字核心電源 | VDDCR | P | 由片上穩壓器提供，除非通過REGOFF配置帶將其配置為穩壓器關閉模式。 有關連接信息，請參考LAN8742A / LAN8742Ai參考示意圖。 注意：應在該引腳上并聯使用1μF和470 pF去耦電容。 |
| 1 | +3.3 V通道1模擬端口電源 | VDD1A | P | 通道1的+3.3 V模擬端口電源。 有關連接信息，請參考LAN8742A / LAN8742Ai參考示意圖。 |
| 1 | +3.3 V通道2模擬端口電源 | VDD2A | P | 通道2和內部穩壓器的+3.3 V模擬端口電源。 有關連接信息，請參考LAN8742A / LAN8742Ai參考示意圖。 |
| 1 | 地 | VSS | P | 共同點。該裸露焊盤必須通過過孔陣列連接到接地層。 |
2.1 引腳分配
表2-8 24-VQFN封裝引腳分配
| 1 | VDD2A | 13 | MDC |
| 2 | LED2/nINT/nPME/nINTSEL | 14 | nINT/REFCLKO |
| 3 | LED1/nINT/nPME/REGOFF | 15 | nRST |
| 4 | XTAL2 | 16 | TXEN |
| 5 | XTAL1/CLKIN | 17 | TXD0 |
| 6 | VDDCR | 18 | TXD1 |
| 7 | RXD1/MODE1 | 19 | VDD1A |
| 8 | RXD0/MODE0 | 20 | TXN |
| 9 | VDDIO | 21 | TXP |
| 10 | RXER/PHYAD0 | 22 | RXN |
| 11 | CRS_DV/MODE2 | 23 | RXP |
| 12 | MDIO | 24 | RBIAS |
2.2 緩沖區類型
表2-9 緩沖區類型
| IS | 施密特觸發輸入 |
| O12 | 具有12 mA灌電流和12 mA源的輸出 |
| VIS | 可變電壓施密特觸發輸入 |
| VO8 | 具有8 mA灌電流和8 mA源的可變電壓輸出 |
| VOD8 | 可變電壓漏極開路輸出，具有8 mA灌電流 |
| PU | 50μA（典型值）內部上拉。除非引腳說明中另有說明，否則始終啟用內部上拉。 注意：內部上拉電阻可防止未連接的輸入懸空。不要依靠內部電阻來驅動設備外部的信號。當連接到必須拉高的負載時，必須添加一個外部電阻。 |
| PD | 50μA（典型值）內部下拉電阻。除非引腳說明中另有說明，否則始終啟用內部下拉電阻。 注意：內部下拉電阻可防止未連接的輸入懸空。不要依靠內部電阻來驅動設備外部的信號。當連接到必須拉低的負載時，必須添加一個外部電阻。 |
| AI | 模擬輸入 |
| AIO | 雙向模擬 |
| ICLK | 晶體振蕩器輸入引腳 |
| OCLK | 晶體振蕩器輸出引腳 |
| P | 電源引腳 |
注意 ：數字信號不能承受5 V電壓。有關更多的緩沖區信息，請參見第5.1節“絕對最大額定值*”。
注意 ：吸收器和源極的能力取決于VDDIO電壓。有關更多信息，請參見第5.1節“絕對最大額定值*” 。
3.0 功能說明
本章提供了各種設備功能的功能描述。這些功能已分為以下幾節：
?收發器
?自動協商
?HP Auto-MDIX支持
?MAC接口
?串行管理接口（SMI）
?中斷管理?配置表帶?其他功能
?應用圖
3.1 收發器
3.1.1 100BASE-TX發送
100BASE-TX發送數據路徑如圖3-1所示。以下各小節將說明每個主要塊。
圖3-1 100BASE-TX發送數據路徑
3.1.1.1 100BASE-TX跨RMII接口傳輸數據
MAC控制器將發送數據驅動到TXD總線上，并斷言TXEN以指示有效數據。數據在REF_CLK的上升沿被收發器的RMII模塊鎖存。數據采用2位寬50 MHz數據的形式。
3.1.1.2 4B/5B編碼
傳輸數據從RMII塊傳遞到4B/5B編碼器。根據表3-1，此塊將數據從4位半字節編碼為5位符號（稱為“代碼組”）。每個4位數據半字節都映射到32個可能的代碼組中的16個。其余16個代碼組要么用于控制信息，要么無效。
前16個代碼組由其對應的數據半字節0到F的十??六進制值引用。其余代碼組在兩側均帶有斜杠的字母表示。例如，IDLE代碼組為/I/，發送錯誤代碼組為 /H/，等等。
表3-1：4B/5B代碼表
| 11110 | 0 | 0 | 0000 | DATA | 0 | 0000 | DATA |
| 01001 | 1 | 1 | 0001 | 1 | 0001 | ||
| 10100 | 2 | 2 | 0010 | 2 | 0010 | ||
| 10101 | 3 | 3 | 0011 | 3 | 0011 | ||
| 01010 | 4 | 4 | 0100 | 4 | 0100 | ||
| 01011 | 5 | 5 | 0101 | 5 | 0101 | ||
| 01110 | 6 | 6 | 0110 | 6 | 0110 | ||
| 01111 | 7 | 7 | 0111 | 7 | 0111 | ||
| 10010 | 8 | 8 | 1000 | 8 | 1000 | ||
| 10011 | 9 | 9 | 1001 | 9 | 1001 | ||
| 10110 | A | A | 1010 | A | 1010 | ||
| 10111 | B | B | 1011 | B | 1011 | ||
| 11010 | C | C | 1100 | C | 1100 | ||
| 11011 | D | D | 1101 | D | 1101 | ||
| 11100 | E | E | 1110 | E | 1110 | ||
| 11101 | F | F | 1111 | F | 1111 |
| 11111 | I | IDLE | 在/T/R之后發送，直到TXEN |
| 11000 | J | SSD的第一個半字節，IDLE之后轉換為“ 0101”，否則為RXER | 發送TXEN上升沿 |
| 10001 | K | SSD的第二個半字節，跟隨J轉換為“ 0101”，否則為RXER | 發送TXEN上升沿 |
| 01101 | T | ESD的第一個半字節，如果后跟/R/，則導致CRS無效，否則，則聲明RXER | 發送TXEN下降沿 |
| 00111 | R | ESD的第二個小節，如果遵循/T/，則會導致CRS無效，否則會聲明RXER | 發送TXEN下降沿 |
| 00100 | H | 傳輸錯誤符號 | 發送TXER上升沿 |
| 00110 | V | 無效，如果在RXDV期間為RXER | 無效的 |
| 11001 | V | 無效，如果在RXDV期間為RXER | 無效的 |
| 00100 | V | 無效，如果在RXDV期間為RXER | 無效的 |
| 00000 | V | 無效，如果在RXDV期間為RXER | 無效的 |
| 00001 | V | 無效，如果在RXDV期間為RXER | 無效的 |
| 00010 | V | 無效，如果在RXDV期間為RXER | 無效的 |
| 00011 | V | 無效，如果在RXDV期間為RXER | 無效的 |
| 00101 | V | 無效，如果在RXDV期間為RXER | 無效的 |
| 01000 | V | 無效，如果在RXDV期間為RXER | 無效的 |
| 01100 | V | 無效，如果在RXDV期間為RXER | 無效的 |
| 10000 | V | 無效，如果在RXDV期間為RXER | 無效的 |
3.1.1.3 加擾
重復的數據模式（尤其是IDLE碼組）可以具有帶有大的窄帶峰值的功率譜密度。對數據進行加擾有助于消除這些峰值，并在整個信道帶寬上更均勻地分布信號功率。 FCC法規要求這種均勻的光譜密度，以防止物理布線輻射過多的EMI。
加擾器的種子是從收發器地址PHYAD生成的，以確保在多收發器應用程序（例如轉發器或交換機）中，每個收發器將具有自己的加擾器序列。
加擾器還執行數據的并行輸入串行輸出轉換（PISO）。
3.1.1.4 NRZI和MLT-3編碼
加擾器塊將5位寬的并行數據傳遞到NRZI轉換器，在此它成為串行125 MHz NRZI數據流。 NRZI被編碼為MLT-3。 MLT-3是三電平代碼，其中邏輯電平的變化表示代碼位“ 1”，而保持在相同電平的邏輯輸出表示代碼位“ 0”。
3.1.1.5 100M傳輸驅動
然后，將MLT3數據傳遞到模擬發送器，該發送器將輸出TXP和TXN上的差分MLT-3信號驅動通過1：1比例的隔離變壓器傳遞到雙絞線介質。 10BASE-T和100BASE-TX信號通過同一變壓器，因此可以將通用的“磁性”用于兩者。變送器進入CAT-5電纜的100Ω阻抗。電纜端接和阻抗匹配需要外部組件。
3.1.1.6 100M鎖相環（PLL）
100M PLL鎖定在參考時鐘上，并生成用于驅動125 MHz邏輯和100BASE-TX發送器的125 MHz時鐘
3.1.2 100BASE-TX接收
100BASE-TX接收數據路徑如圖3-2所示。以下各小節將說明每個主要塊。
圖3-2 100BASE-TX接收數據路徑
3.1.2.1 100M接收輸入
來自電纜的MLT-3通過1:1比例的變壓器饋入收發器（在輸入RXP和RXN上）。 ADC以每秒125M個采樣的速率采樣輸入的差分信號。使用64級量化器，它會生成6個數字位來表示每個樣本。 DSP根據觀察到的信號電平調整ADC的增益，以便可以使用ADC的整個動態范圍。
3.1.2.2 均衡器，基線漂移校正以及時鐘和數據恢復
來自ADC的6位被饋送到DSP模塊。 DSP部分中的均衡器可補償由磁性，連接器和CAT-5電纜組成的物理通道引起的相位和幅度失真。均衡器可以為1 m至100 m之間的任何優質CAT-5電纜恢復信號。
如果信號的直流成分使得低頻分量降到隔離變壓器的低頻極點以下，則變壓器的下垂特性將變得很明顯，并且將導致接收信號出現基線漂移（BLW）。為了防止損壞接收到的數據，收發器會糾正BLW，并可以無誤碼地接收ANSI X3.263-1995 FDDI TP-PMD定義的“殺手包”。
100M PLL產生125 MHz時鐘的多個相位。由DSP的計時單元控制的多路復用器選擇用于采樣數據的最佳相位。這用作接收的恢復時鐘。該時鐘用于從接收到的信號中提取串行數據。
3.1.2.3 NRZI和MLT-3解碼
DSP生成MLT-3恢復的電平，該電平被饋送到MLT-3轉換器。然后將MLT-3轉換為NRZI數據流。
3.1.2.4 解擾
解擾器執行與發送器中的擾碼器相反的功能，并且還執行數據的串行并行并行輸出（SIPO）轉換。
在接收IDLE（/ I /）符號期間。解擾器將其解擾密鑰與輸入流同步。一旦實現同步，解擾器將鎖定此密鑰，并能夠對傳入的數據進行解擾。
解擾器中的特殊邏輯通過在4000字節（40μs）的窗口內搜索IDLE符號來確保與遠程收發器的同步。該窗口確保IEEE 802.3標準允許的最大包大小為1514字節，而不會受到干擾。如果在此時間段內未檢測到IDLE符號，則接收操作將中止，解擾器將重新啟動同步過程。
3.1.2.5 對齊
然后，通過在數據包的開頭識別/J/ K/流開始定界符（SSD）對，將解擾后的信號對齊為5位代碼組。一旦確定了碼字對齊，就將其存儲和使用，直到下一幀開始為止。
3.1.2.6 5B/4B解碼
根據4B/5B表，將5位代碼組轉換為4位數據半字節。轉換后的數據顯示在RXD [1:0]信號線上。 SSD的/J/K/被轉換為“ 0101 0101”，作為MAC前導的前兩個半字節。
接收SSD會導致收發器斷言接收數據有效信號，表明RXD總線上有可用數據。連續的有效代碼組將轉換為數據半字節。接收到包含/T/R/符號的流結束定界符（ESD）或至少兩個/ I /符號，將導致收發器取消聲明載波偵聽并接收數據有效信號。
注意：這些符號不會轉換為數據。
3.1.2.7 接收數據有效信號
接收數據有效信號（RXDV）表示在與RXCLK同步的RXD [1:0]輸出上呈現了恢復和解碼的半字節。在識別/J/K/分隔符并將RXD對齊半字節邊界之后，RXDV變為活動狀態。它一直處于活動狀態，直到識別出/T/R/分隔符或鏈接測試指示失敗或SIGDET變為false。
當已翻譯的/J/K/的第一個半字節準備好通過媒體獨立接口（MII模式）傳輸時，將聲明RXDV。
圖3-3 接收到的數據和特定的MII信號之間的關系
3.1.2.8 接收器錯誤
在幀期間，意外的代碼組被視為接收錯誤。預期的代碼組是DATA集（0到F）和/T/R/（ESD）符號對。當發生接收錯誤時，RXER信號被置位，任意數據被驅動到RXD [1:0]線上。如果在解碼/J/K/分隔符的過程中檢測到錯誤（錯誤的SSD錯誤），則將RXER聲明為true，并將值“ 1110”驅動到RXD [1;0]行上。請注意，發生錯誤的SSD錯誤時，尚未確認有效數據信號。
3.1.2.9 100M通過RMII接口接收數據
2位數據半字節被發送到RMII塊。這些數據半字節以50 MHz的速率被計時到控制器。
控制器在XTAL1/CLKIN（REF_CLK）的上升沿采樣數據。
3.1.3 10BASE-T傳輸
要傳輸的數據來自MAC層控制器。 10BASE-T發送器以2.5 MHz的速率從MII接收4位半字節，并將其轉換為10 Mbps串行數據流。然后，對數據流進行曼徹斯特編碼，并將其發送到模擬發送器，后者通過外部磁性將信號驅動到雙絞線上。
10M發送器使用以下塊：
?MII（數字）
?TX 10M（數字）
?10M發送器（模擬）
?10M PLL（模擬）
3.1.3.1 跨MII/RMII接口傳輸10M數據
MAC控制器將發送數據驅動到TXD總線上。 TXD [1:0]必須相對于REF_CLK同步轉換。當TXEN置為有效時，TXD [1:0]被設備接受以進行發送。當TXEN無效時，TXD [1:0]應為“ 00”以指示空閑。當TXEN被置為無效時，TXD [1:0]的值除“ 00”外均保留給帶外信令（待定義）。當TXEN被置為無效時，TXD [1:0]上的“ 00”以外的值將被器件忽略。當TXEN被置為有效時，TXD [1:0]應為每個REF_CLK周期提供有效數據。
為了符合傳統的10BASE-T MAC /控制器，在半雙工模式下，收發器在接收路徑上環回發送的數據。這不會混淆MAC /控制器，因為在此期間未聲明COL信號。收發器還支持SQE（心跳）信號。
3.1.3.2 曼徹斯特編碼
4位寬的數據發送到10M TX塊。半字節被轉換為10 Mbps串行NRZI數據流。 10M PLL鎖定到外部時鐘或內部振蕩器，并產生20 MHz時鐘。這用于曼徹斯特編碼NRZ數據流。當沒有數據傳輸時（TXEN為低電平），10M TX模塊輸出正常鏈接脈沖（NLP），以保持與遠程鏈接伙伴的通信。
3.1.3.3 10M發送驅動器
曼徹斯特編碼的數據被發送到模擬發送器，在此對信號進行整形和濾波，然后再作為差分信號通過TXP和TXN輸出驅除
3.1.4 10BASE-T接收
10BASE-T接收器通過電纜從電纜獲取曼徹斯特編碼的模擬信號。它從信號中恢復接收時鐘，并使用該時鐘恢復NRZI數據流。該10M串行數據被轉換為4位數據半字節，這些半字節通過MII以2.5 MHz的速率傳遞到控制器。
此10M接收器使用以下塊：
? 濾波器和靜噪（模擬）
? 10M PLL（模擬）
? RX 10M（數字）
? MII（數字）
3.1.4.1 10M接收輸入和靜噪
來自電纜的曼徹斯特信號通過1:1比例磁性元件饋入收發器（在輸入RXP和RXN上）。首先對其進行濾波以減少任何帶外噪聲。然后，它通過一個靜噪電路。 SQUELCH是一組幅度和時序比較器，通常會拒絕300 mV以下的差分電壓電平，并檢測和識別585 mV以上的差分電壓。
3.1.4.2 曼徹斯特解碼
SQUELCH的輸出進入10M RX塊，在此處將其驗證為曼徹斯特編碼數據。還檢查信號的極性。如果極性相反（本地RXP連接到遠程伙伴的RXN，反之亦然），則可以識別并糾正該情況。反向狀態由特殊控制/狀態指示寄存器的XPOL位指示。 10M PLL鎖定在接收到的曼徹斯特信號上，由此產生20 MHz的時鐘。使用該時鐘，曼徹斯特編碼數據被提取并轉換為10 MHz NRZI數據流。然后將其從串行轉換為4位寬的并行數據。
10M RX塊還檢測有效的10BASE-T IDLE信號-正常鏈接脈沖（NLP）-以維持鏈接。
3.1.4.3 10M通過RMII接口接收數據
2位數據半字節被發送到RMII塊。這些數據半字節在RMII REF_CLK的上升沿有效。
3.1.4.4 Jabber檢測
Jabber是一種狀況，其中，站通常會由于故障狀況而發送比最大允許包長度更長的時間，這會導致TXEN輸入保持較長的時間。特殊邏輯用于檢測刺針狀態并在45 ms內中止向線路的傳輸。一旦TXEN被置為無效，邏輯將重設刺刀條件。
如第4.2.2節“基本狀態寄存器”所示，“ Jabber檢測”位指示已檢測到Jabber條件。
3.2 自動協商
自動協商功能的目的是根據其鏈接伙伴的功能自動將收發器配置為最佳鏈接參數。自動協商是一種用于在兩個鏈接伙伴之間交換配置信息并自動選擇雙方都支持的最高性能操作模式的機制。自動協商在IEEE 802.3規范的第28條中完全定義。
一旦自動協商完成，有關已解析鏈接的信息就可以通過串行管理接口（SMI）傳遞回控制器。協商過程的結果反映在PHY特殊控制/狀態寄存器的速度指示位以及自動協商鏈接伙伴能力寄存器中。自動協商協議是純粹的物理層活動，并且獨立于MAC控制器進行。
收發器的廣告功能存儲在自動協商廣告寄存器中。收發器發布的默認值由用戶定義的片上信號選項確定。
在自動協商期間，以下塊被激活：
? 自動協商（數字）
? 100M ADC（模擬）
? 100M PLL（模擬）
? 100M均衡器/ BLW /時鐘恢復（DSP）
? 10MSQUELCH（模擬）
? 10M PLL（模擬）
? 10M發送器（模擬）
啟用后，將通過發生以下事件之一來啟動自動協商：
? 硬件復位
? 軟件復位
? 掉電復位
? 鏈路狀態斷開
? 設置基本控制寄存器的重啟自動協商位
在檢測到這些事件之一時，收發器通過發送快速鏈路脈沖（ FLP），即來自10M發送器的鏈接脈沖突發。它們的形狀為“正常鏈接脈沖”，可以順暢地通過CAT-3或CAT-5電纜。快速鏈接脈沖突發最多包含33個脈沖。始終存在的17個奇數脈沖構成FLP突發幀。可能存在或不存在的16個偶數脈沖包含正在發送的數據字。數據脈沖的存在表示“ 1”，而數據脈沖的存在表示“ 0”。
FLP突發發送的數據稱為“鏈接代碼字”。這些在IEEE 802.3條款28中已完全定義。
總之，收發器在其選擇器字段（鏈接代碼字的前5位）中通告802.3兼容性。它根據自動協商通告寄存器中設置的位來通告其技術能力。
該技術能力有4種可能的搭配。按照優先順序，這些是：
? 100M全雙工（最高優先級）
? 100M半雙工
? 10M全雙工
? 10M半雙工（最低優先級）
如果宣告了收發器的全部功能（100M，全雙工），并且鏈接伙伴能夠支持10M和100M，然后自動協商選擇100M作為最高性能模式。如果鏈路伙伴具有半雙工和全雙工模式，則自動協商會將全雙工選擇為性能最高的操作。
一旦確定了能力匹配，便會在設置了確認位的情況下重復鏈接代碼字。鏈接代碼字的主要內容此時的任何差異都將導致自動協商重新開始。如果未收到所有必需的FLP突發，自動協商也將重新開始。
收發器在自動協商過程中發布的功能最初由復位完成后鎖在MODE [2:0]配置條上的邏輯電平確定。這些配置帶也可用于禁用上電時的自動協商。有關更多信息，請參見第3.7.2節“ MODE [2:0]：模式配置”。
寫入自動協商公告寄存器的第8位到第5位，可以通過軟件控制收發器發布的功能。寫入自動協商廣告寄存器不會自動重新啟動自動協商。
必須先設置基本控制寄存器的重啟自動協商位，然后才能發布新功能。也可以通過軟件將基本控制寄存器的自動協商使能位清零來禁用自動協商。
3.2.1 并行檢測
如果LAN8742A / LAN8742Ai連接到缺乏自動協商能力的設備（即未檢測到FLP），則可以基于100M MLT-3符號或10M正常鏈路脈沖來確定鏈路速度。在這種情況下，根據IEEE標準，假定鏈路為半雙工。此功能稱為“并行檢測”。此功能可確保與舊版鏈接伙伴的互操作性。如果通過并行檢測形成了鏈接，則自動協商擴展寄存器的鏈接伙伴自動協商Able位將被清除，以指示鏈接伙伴無法進行自動協商。控制器可以通過管理界面訪問此信息。如果在并行檢測期間發生故障，則將鏈接伙伴自動協商能力的并行檢測故障位置位。
自動協商鏈接伙伴能力寄存器用于存儲鏈接伙伴能力信息，該信息編碼在接收到的FLP中。如果鏈接伙伴不具有自動協商能力，則在完成并行檢測之后，將更新“自動協商鏈接伙伴能力寄存器”以反映鏈接伙伴的速度能力。
3.2.2 重新開始自動協商
通過將基本控制寄存器的重新啟動自動協商位置1，可以隨時重新啟動自動協商。
如果鏈接隨時斷開，則自動協商也將重新啟動。鏈路斷開是由信號丟失引起的。這可能是由于電纜斷裂或鏈接伙伴傳輸的信號中斷引起的。自動協商將繼續，以嘗試確定新的鏈接配置。
如果管理實體通過設置基本控制寄存器的“重新啟動自動協商”位來重新啟動自動協商，則LAN8742A / LAN8742Ai將通過停止所有發送/接收操作進行響應。一旦在自動協商狀態機中完成break_link_-計時器（大約1250 ms），自動協商就會重新開始。在這種情況下，由于缺少接收到的信號，鏈接伙伴也將斷開鏈接，因此它也會恢復自動協商。
3.2.3 禁止自動協商
通過將基本控制寄存器的自動協商使能位設置為零可以禁用自動協商。然后，設備將強制其運行速度以反映基本控制寄存器中的信息（速度選擇位和雙工模式位）。啟用自動協商后，應忽略這些位。
3.2.4 半雙工 與 全雙工
半雙工操作依賴于CSMA/CD（載波偵聽多路訪問/沖突檢測）協議來處理網絡流量和沖突。在這種模式下，載波偵聽信號CRS響應發送和接收活動。如果在收發器發送過程中接收到數據，則會發生沖突。
在全雙工模式下，收發器能夠同時發送和接收數據。在這種模式下，CRS僅響應接收活動。 CSMA/CD協議不適用，并且沖突檢測已禁用。
3.3 HP Auto-MDIX支持
HP Auto-MDIX便于使用CAT-3（10BASE-T）或CAT-5（100BASE-TX）介質UTP互連電纜，而無需考慮接口布線方案。如果用戶插入直接連接的LAN電纜或交叉跳線，如圖3-4所示，則該設備的Auto-MDIX收發器能夠為正確的收發器配置TXP / TXN和RXP / RXN引腳操作。
設備的內部邏輯檢測連接設備的TX和RX引腳。由于RX和TX線對是可互換的，因此需要特殊的PCB設計注意事項來適應對稱的磁性和Auto-MDIX設計的端接。
可以通過特殊控制/狀態指示寄存器中的AMDIXCTRL位禁用自動MDIX功能。
注意：在10BASE-T或100BASE-TX手動模式下操作時，可以通過EDPD NLP / Crossover TimeRegister的“擴展手動10/100 Auto-MDIX轉換時間”位來擴展Auto-MDIX轉換時間。
有關更多信息，請參見第4.2.12節“ EDPD NLP /穿越時間寄存器”。
圖3-4：直接電纜連接VS.跨接電纜連接
3.4 MAC接口
3.4.1 RMII
該器件支持旨在在以太網收發器和交換ASIC之間使用的低引腳數精簡介質無關接口（RMII）。根據IEEE 802.3，定義了一個由16個引腳組成的MII，用于數據和控制。在包含許多MAC或收發器接口的設備（例如交換機）中，隨著端口數量的增加，引腳數量會增加大量成本。 RMII減少了此引腳數，同時保留了與MII相同的管理接口（MDIO / MDC）。
RMII接口具有以下特征：
? 它能夠支持10 Mbps和100Mbps數據速率
? 單個時鐘參考用于發送和接收
? 它提供獨立的2位（雙位）寬的發送和接收數據路徑
? 它使用LVCMOS信號電平，與常見的數字CMOS ASIC工藝兼容
RMII包括以下接口信號（1個可選）：
? 發送數據-TXD [1:0]
? 發送選通脈沖-TXEN
? 接收數據-RXD[1:0]
? 接收錯誤-RXER（可選）
? 載波偵聽-CRS_DV
? 參考時鐘-（RMII參考通常將此信號定義為REF_CLK）
注：可以通過喚醒控制和狀態寄存器（WUCSR）的接口禁用位禁用RMII接口（將輸出驅動為低電平）。
3.4.1.1 CRS_DV-載波偵聽/接收數據有效
當接收介質為非空閑時，設備會聲明CRS_DV。由于與操作模式相關的標準，在檢測到載波時會異步聲明CRS_DV。在通過靜噪的10BASE-T模式下，或在檢測到10位中的2個非連續零時，在100BASE-TX模式下，則認為檢測到了載波。
載波的丟失將導致與RS_CLK周期同步的CRS_DV的取消置位，該周期將半字節的第一個di位呈現到RXD [1:0]上（即CRS_DV僅在半字節邊界上置為無效）。如果在初始取消激活CRS_DV后，設備還有其他位要在RXD [1:0]上顯示，則設備應在REF_CLK的周期上斷言CRS_DV，該周期提供每個半字節的第二個二比特，并在周期上斷言CRS_DV REF_CLK的位，代表半字節的第一位。結果是，從半字節邊界開始，當CRS在RXDV之前結束時，CRS_DV在100 Mbps模式下以25 MHz切換，在10 Mbps模式下以2.5 MHz切換（即，載波事件結束時FIFO仍然有要傳輸的位）。因此，MAC可以準確地恢復RXDV和CRS。
在錯誤的載波事件期間，CRS_DV將在載波活動期間保持有效。一旦CRS_DV被聲明，RXD [1:0]上的數據就被認為是有效的。但是，由于CRS_DV的聲明相對于REF_CLK是異步的，因此RXD [1:0]上的數據應為“ 00”，直到發生正確的接收信號解碼為止。
3.4.1.2 參考時鐘（REF_CLK）
RMII REF_CLK是一個連續時鐘，為CRS_DV，RXD [1:0]，TXEN，TXD [1:0]和RXER提供時序參考。該設備使用REF_CLK作為網絡時鐘，因此在發送數據路徑上不需要緩沖。
但是，在接收數據路徑上，接收器從傳入的數據流中恢復時鐘，并且設備使用彈性緩沖來適應恢復的時鐘與本地REF_CLK之間的差異。
3.5 串行管理接口（SMI）
串行管理接口用于控制設備并獲取其狀態。該接口支持802.3標準第22條所要求的寄存器0至6，以及規范所允許的“供應商專用”寄存器16至31。設備寄存器在第4章“寄存器描述”中有詳細介紹。
在系統級別，SMI提供2個信號：MDIO和MDC。 MDC信號是站管理控制器（SMC）提供的非周期性時鐘。 MDIO是雙向數據SMI輸入/輸出信號，它從控制器SMC接收串行數據（命令），并將串行數據（狀態）發送到SMC。 MDC邊緣之間的最短時間為160 ns。邊緣之間沒有最大時間。最小周期時間（兩個連續的上升沿或兩個連續的下降沿之間的時間）為400 ns。這些適度的時序要求使該接口可以由微控制器的I / O端口輕松驅動。
MDIO線上的數據鎖存在MDC的上升沿。數據的幀結構和時序如圖3-5和圖3-6所示。第5.6.5節“ SMI時序”中進一步描述了MDIO信號的時序關系。
圖3-5 MDIO時序和框架結構-讀取周期
圖3-6 MDIO時序和框架結構-寫周期
3.6 中斷管理
設備管理接口支持的中斷功能不是IEEE 802.3規范的一部分。每當中斷屏蔽寄存器檢測到某些事件時，此中斷功能就會在nINT輸出上生成一個低電平有效的異步中斷信號。
可以選擇nINT信號在三個不同的引腳上輸出：
?nINT / REFCLKO
（有關配置信息，請參見第3.7.4節，“ nINTSEL：nINT / REFCLKO配置”）
?LED1
（有關配置信息，請參見第3.8.1節“ LED”）
?LED2
（請參閱第3.8.1節“ LED” “”以獲取配置信息）
設備的中斷系統提供兩種模式，主中斷模式和備用中斷模式。當相應的屏蔽位被置1時，兩個系統都將nINT引腳置為低電平。這些模式的不同之處僅在于它們使nINT中斷輸出無效的方式。以下小節將詳細介紹這些模式。
注意：上電或硬復位后，主中斷模式是默認的中斷模式。備用中斷模式需要在上電或硬復位后進行設置。
注意：除了本節所述的主要中斷外，nPME引腳還專門用于WoL特定中斷。有關nPME的更多信息，請參見第3.8.4節“ LAN喚醒（WoL）”。
3.6.1 主中斷系統
主中斷系統是默認的中斷模式（模式控制/狀態寄存器的ALTINT位為“ 0”）。上電或硬復位后總是選擇主中斷系統。在這種模式下，要設置一個中斷，請在中斷屏蔽寄存器中設置相應的屏蔽位（見表3-2）。然后，當要聲明nINT的事件為true時，將聲明nINT輸出。當取消激活nINT的對應事件為true時，則將取消激活nINT。
表3-2 中斷管理表
| 30.8 | 29.8 | WoL | 3.32784.7:4 | nPME | Rising 3.32784.7:4 or’ed together | 3.32784.7:4或合在一起為低電平或讀取寄存器29 |
| 30.7 | 29.7 | ENERGYON | 17.1 | ENERGYON | 上升17.1（請參閱注1） | 下降17.1或讀取寄存器29 |
| 30.6 | 29.6 | Auto-Negotiation Complete 自動協商完成 | 1.5 | Auto-Negotiation Complete 自動協商完成 | 上升1.5 | 下降1.5或讀取寄存器29 |
| 30.5 | 29.5 | Remote Fault Detected 檢測到遠程故障 | 1.4 | Remote Fault 遠程故障 | 上升1.4 | 下降1.4，或讀取寄存器1或讀取寄存器29 |
| 30.4 | 29.4 | Link Down 友情鏈接 | 1.2 | Link Status 連結狀態 | 下降1.2 | 讀取寄存器1或讀取寄存器29 |
| 30.3 | 29.3 | 自動協商LP確認 | 5.14 | Acknowledge 確認 | 上升5.14 | 下降5.14或讀取寄存器29 |
| 30.2 | 29.2 | Parallel Detection Fault 并行檢測故障 | 6.4 | Parallel Detection Fault 并行檢測故障 | 上升6.4 | 下降6.4或讀取寄存器6，或讀取寄存器29，或自動協商或鏈接斷開 |
| 30.1 | 29.1 | Auto-Negotiation Page Received 收到自動協商頁面 | 6.1 | Page Received 收到頁面 | 上升6.1 | 下降6.1或讀取寄存器6，或讀取寄存器29，或自動協商或鏈接斷開。 |
注1：如果在ENERGYON仍然為高電平時啟用了屏蔽位并且nINT被取消置位，則在拔下電纜時，在ENERGYON變低之后大約一秒鐘，nINT會聲明256 ms。為了防止意外地聲明nINT，應始終將ENERGYON中斷掩碼清除為ENERGYON中斷服務程序的一部分。
注 ：在信號采集過程開始時，模式控制/狀態寄存器中的ENERGYON位默認為1，因此，上電時中斷屏蔽寄存器中的INT7位也將讀為1。如果沒有信號，則ENERGYON和INT7都將在幾毫秒內清除。
3.6.2 備用中斷系統
通過將模式控制/狀態寄存器的ALTINT位置1，可以使能備用中斷系統。在這種模式下，要設置一個中斷，請設置屏蔽寄存器30中相應的位（見表3-3）。要清除中斷，請清除中斷屏蔽寄存器中的相應位以使nINT輸出無??效，或者清除中斷源，并將“ 1”寫入相應的中斷源標志。向中斷源標志寫入“ 1”將使狀態機檢查中斷源，以確定中斷源標志是否應清除或保持為“ 1”。如果要置為無效的條件為真，則清除中斷源標志，同時也置低nINT。如果要置為無效的條件為假，則中斷源標志保持置1，并且nINT保持置位。
例如，將中斷屏蔽寄存器中的INT7位置1將使能ENERGYON中斷。插入電纜后，模式控制/狀態寄存器中的ENERGYON位將變為活動狀態，并且nINT將被置為低電平。要使nINT中斷輸出無效，可以通過拔下電纜來清除模式控制/狀態寄存器中的ENERGYON位，然后將1寫入中斷屏蔽寄存器中的INT7位，或者清除INT7屏蔽（寄存器的第7位）。中斷屏蔽寄存器）。
表3-3 交替中斷系統管理表
| 30.8 | 29.8 | WoL 遠程喚醒 | 3.32784.7:4 | nPME | Rising 3.32784.7:4 or’ed | 3.32784.7:4 全部低 | 29.8 |
| 30.7 | 29.7 | ENERGYON | 17.1 | ENERGYON | 上升17.1 | 17.1低 | 29.7 |
| 30.6 | 29.6 | Auto-Negotiation Complete 自動協商完成 | 1.5 | Auto-Negotiation Complete 自動協商完成 | 上升1.5 | 1.5低 | 29.6 |
| 30.5 | 29.5 | Remote Fault Detected | 1.4 | Remote Fault | 上升1.4 | 1.4低 | 29.5 |
| 30.4 | 29.4 | Link Down 友情鏈接 | 1.2 | Link Status 連結狀態 | 下降1.2 | 1.2高 | 29.4 |
| 30.3 | 29.3 | Auto-Negotiation LP Acknowledge 自動協商LP確認 | 5.14 | Acknowledge 確認 | 上升5.14 | 5.14低 | 29.3 |
| 30.2 | 29.2 | Parallel Detection Fault 并行檢測故障 | 6.4 | Parallel Detection Fault 并行檢測故障 | 上升6.4 | 6.4低 | 29.2 |
| 30.1 | 29.1 | Auto-Negotiation Page Received 收到自動協商頁面 | 6.1 | Page Received 收到頁面 | 上升6.1 | 6.1低 | 29.1 |
注意 ：在信號采集過程開始時，模式控制/狀態寄存器中的ENERGYON位默認為1，因此，上電時中斷屏蔽寄存器中的INT7位也將讀為1。如果沒有信號，則ENERGYON和INT7都將在幾毫秒內清除。
3.7 配置表帶
配置帶可將設備的各種功能自動配置為用戶定義的值。配置帶在上電復位（POR）和引腳復位（nRST）時被鎖存。配置帶包括內部電阻器，以防止未連接時信號浮動。如果將特定的配置帶連接到負載，則應使用外部上拉或下拉電阻來增加內部電阻，以確保在鎖存之前達到所需的電壓電平。也可以通過添加外部電阻器來覆蓋內部電阻器。
注意 ：系統設計人員必須保證配置帶狀引腳滿足第5.6.3節“上電nRST和配置帶狀時序”中指定的時序要求。如果在閂鎖之前配置皮帶針沒有處于正確的電壓電平，則設備可能會捕獲錯誤的皮帶值。
注意 ：當從外部將配置帶子拉高時，該帶子應與VDDIO相連，除了REGOFF和nINTSEL應與VDD2A相連
3.7.1 PHYAD [0]:PHY地址配置
將PHYAD0位驅動為高電平或低電平，以為每個PHY提供唯一的地址。在硬件復位結束時（默認= 0b），該地址被鎖存到內部寄存器中。在多PHY應用程序（例如轉發器）中，控制器能夠通過唯一地址管理每個PHY。每個PHY會在每個管理數據幀中檢查相關位中的匹配地址。識別到匹配后，PHY會響應該特定幀。 PHY地址還用于為加擾器提供種子。在多PHY應用中，這可確保加擾器不同步，并在整個頻譜上分散電磁輻射。
可以使用硬件配置將設備的SMI地址配置為0或1。如果需要的地址大于1，則用戶可以使用“軟件配置”配置PHY地址。可以使用特殊模式寄存器的PHYAD位寫入PHY地址（在某個地址建立SMI通信之后）。
PHYAD0硬件配置帶與RXER引腳復用。
3.7.2 MODE [2:0]:模式配置
**MODE [2:0]配置帶控制10/100數字模塊的配置。當nRST引腳置為無效時，將根據MODE [2:0]配置帶加載寄存器位的值。然后通過寄存器位值配置10/100數字模塊。當通過基本控制寄存器的軟復位位進行軟復位時，10/100數字模塊的配置由寄存器位值控制，而MODE [2:0]**配置段不起作用。
可以使用表3-4中匯總的硬件配置帶來配置設備的模式。用戶可以通過寫入SMI寄存器來配置收發器模式。
表3-4：MODE [2:0]總線
| 寄存器0 | 寄存器4 | ||
| [13,12,10,8] | [8,7,6,5] | ||
| 000 | 10BASE-T半雙工。自動協商已禁用。 | 0000 | N/A |
| 001 | 10BASE-T全雙工。自動協商已禁用。 | 0001 | N/A |
| 010 | 100BASE-TX半雙工。自動協商已禁用。 在發送和接收期間，CRS處于活動狀態。 | 1000 | N/A |
| 011 | 100BASE-TX全雙工。自動協商已禁用。 接收期間CRS處于活動狀態。 | 1001 | N/A |
| 100 | 廣告100BASE-TX Half Duplex。啟用自動協商。 在發送和接收期間，CRS處于活動狀態。 | 1100 | 0100 |
| 101 | 中繼器模式。啟用自動協商。 廣告100BASE-TX Half Duplex。 接收期間CRS處于活動狀態。 | 1100 | 0100 |
| 110 | 掉電模式。在此模式下，收發器將在掉電模式下喚醒。當MODE [2：0]位設置為該模式時，不能使用收發器。要退出該模式，必須將寄存器18.7:5中的MODE位（見第4.2.14節“特殊模式寄存器”）配置為其他某個值，并且必須發出軟復位。 | N/A | N/A |
| 111 | 全能。啟用自動協商。 | X10X | 1111 |
MODE [2:0]硬件配置引腳與其他信號復用，如表3-5所示。
表3-5：模式位的引腳名稱
| 模式[0] | RXD0/MODE0 |
| 模式[1] | RXD1/MODE1 |
| 模式[2] | CRS_DV/MODE2 |
3.7.3 REGOFF：內部+1.2 V穩壓器配置
結合flexPWR技術可禁用內部+1.2 V穩壓器。當穩壓器禁用時，必須向VDDCR引腳提供一個外部+1.2 V電源。禁用內部+1.2 V穩壓器可以降低系統總功率，因為??可以使用效率更高的外部開關穩壓器（相對于內部線性穩壓器）為收發器電路提供+1.2V。
注意 ：由于REGOFF配置帶與LED1引腳共享功能，因此還必須適當考慮LED的極性。有關REGOFF和LED1極性之間關系的更多信息，請參見第3.8.1節“ LED”。
3.7.3.1 禁用內部+1.2 V穩壓器
要禁用+1.2 V內部穩壓器，應在REGOFF配置帶和VDD2A之間連接一個上拉式綁帶電阻。上電時，在VDDIO和VDD2A都在規格范圍內后，收發器將對REGOFF進行采樣以確定內部穩壓器是否應開啟。如果以高于VIH的電壓對引腳進行采樣，則內部穩壓器將被禁用，并且系統必須向VDDCR引腳提供+1.2 V的電壓。在將電壓施加到VDDCR之前，VDDIO電壓必須至少為工作電壓電平的80％（1.8 V工作時為1.44 V，2.5 V工作時為2.0 V，3.3 V工作時為2.64 V）。如第3.7.3.2節所述，當REGOFF懸空或連接至VSS時，內部穩壓器使能，并且無需系統向VDDCR引腳提供+1.2 V的電壓。
3.7.3.2 啟用內部+ 1.2V穩壓器
VDDCR的+1.2 V由片上穩壓器提供，除非使用REGOFF配置帶將收發器配置為穩壓器關閉模式，如第3.7.3.1節所述。默認情況下，當REGOFF懸空時（由于內部下拉電阻），內部+1.2 V穩壓器被使能。上電期間，如果在VIL以下采樣到REGOFF，則內部+1.2 V穩壓器將打開并使用VDD2A引腳供電。
3.7.4 nINTSEL：nINT / REFCLKO配置
nINTSEL配置表帶用于在兩種可用模式之一之間進行選擇：REF_CLK輸入模式（nINT）和REF_CLK輸出模式。配置模式決定了nINT / REFCLKO引腳的功能。 nINTSEL配置帶鎖定在POR和nRST的上升沿。默認情況下，通過內部上拉電阻將nINTSEL配置為nINT模式。
表3-6：nINTSEL配置
| nINTSEL = 0 | REF_CLK輸出模式 | nINT / REFCLKO是REF_CLK的源。 |
| nINTSEL = 1 | REF_CLK輸入模式 | nINT / REFCLKO是低電平有效的中斷輸出。 REF_CLK來自外部，必須在XTAL1 / CLKIN引腳上驅動。 |
RMII REF_CLK是一個連續時鐘，為CRS_DV，RXD [1：0]，TXEN，TXD [1：0]和RXER提供時序參考。該設備使用REF_CLK作為網絡時鐘，因此在發送數據路徑上不需要緩沖。
但是，在接收數據路徑上，接收器從輸入數據流中恢復時鐘。該器件使用彈性緩沖來適應恢復的時鐘和本地REF_CLK之間的差異。
在REF_CLK輸入模式下，XTAL1/CLKIN引腳驅動50 MHz REF_CLK。這是使用RMII時的傳統系統配置，請參見第3.7.4.1節。當配置為REF_CLK輸出模式時，器件生成50 MHz RMII REF_CLK，并且nINT中斷不可用。 REF_CLK輸出模式允許將低成本的25 MHz晶振用作REF_CLK的參考。這種配置可以降低系統成本，請參見第3.7.4.2節。
注意 ：因為nINTSEL配置帶與LED2引腳共享功能，所以還必須適當考慮LED的極性。有關nINTSEL和LED2極性之間關系的更多信息，請參見第3.8.1.6節“nINTSEL和LED2極性選擇”。
3.7.4.1 REF_CLK輸入模式
在REF_CLK輸入模式下，XTAL1/CLKIN引腳驅動50 MHz REF_CLK。使用該模式時，必須在器件外部提供用于REF_CLK的50 MHz源。如圖3-7所示，時鐘同時驅動到MAC和PHY。
圖3-7：外部50 MHZ時鐘源REF_CLK
3.7.4.2 REF_CLK輸出模式
為了降低BOM成本，該器件具有從低成本25 MHz基本晶體生成RMII REF_CLK信號的功能。與通常需要50 MHz的第三泛音晶體相比，這種類型的晶體便宜。 MAC必須能夠與外部時鐘一起使用，才能利用此功能，如圖3-8所示。
為了優化封裝尺寸和成本，REFCLKO引腳與nINT引腳復用。在REF_CLK輸出模式下，禁用nINT功能以適應REFCLKO作為MAC的50 MHz時鐘的使用。
注意：REF_CLK輸出模式不屬于RMII規范。為了確保系統正常運行，必須對MAC和LAN8742A / LAN8742Ai進行時序分析。
注意：在REF_CLK輸出模式下，當器件處于能量檢測掉電模式或常規掉電模式時，REFCLKO將不會輸出。
圖3-8：從25 MHZ晶體中獲取REF_CLK
在某些系統架構中，可以使用25 MHz的時鐘源。該器件可用于為MAC生成REF_CLK，如圖3-9所示。重要的是要注意，在此特定示例中，只能使用25 MHz的時鐘（時鐘不能為50 MHz）。與25 MHz晶振模式相似，nINT功能被禁用。
圖3-9：從外部25 MHZ源獲得REF_CLK
3.8 其他功能
3.8.1 LEDS
提供兩個LED信號作為指示收發器工作模式的便捷方式，或用作nINT或nPME信號。 LED1和LED2引腳功能可分別通過喚醒控制和狀態寄存器（WUCSR）的LED1功能選擇和LED2功能選擇位進行配置。如第3.8.1.5節“ REGOFF和LED1極性選擇”和第3.8.1.6節“ nINTSEL和LED2極性選擇”所述，當用作LED指示器時，LED信號為高電平有效或低電平有效。有關nINT的更多信息，請參見第3.6節“中斷管理”。有關nPME的更多信息，請參見第3.8.4節“ LAN喚醒（WoL）”。
在默認的“鏈接/活動”模式下配置時，只要設備檢測到有效鏈接，LED1輸出就會驅動為活動狀態，而當CRS處于活動狀態（高）指示活動時，LED1輸出會閃爍。
在默認的鏈接速度模式下配置時，當操作速度為100 Mbps時，LED2輸出被驅動為激活狀態。當工作速度為10 Mbps或線路隔離期間，此LED指示燈將熄滅。
注意：將LED1和LED2引腳拉高時，它們必須與VDD2A而非VDDIO相連。
3.8.1.1 禁用內部穩壓器時，LED1/nINT/nPME的使用（REGOFF高）
復位期間LED1/nINT/nPME/REGOFF引腳為高電平時，內部穩壓器被禁用。取消置位復位后，此引腳將首先用作LED1（鏈接活動）。配置后，它可以用作nINT或nPME。圖3-10說明了在內部穩壓器禁用的情況下將LED1引腳編程為nINT或nPME所需的步驟。
在這種配置中，有可能將一個LED連接到該引腳，而在WoL狀態下它充當nINT或nPME。由于打開LED的極性為低電平有效，因此在等待WoL事件時，鏈接活動LED將不會點亮。
注意：有關REGOFF配置帶的更多信息，請參見第3.7.3節“ REGOFF：內部+1.2 V穩壓器配置”。
圖3-10：禁用內部穩壓器的LED1/nINT/nPME/REGOFF
3.8.1.2 啟用內部穩壓器時，LED1/nINT/nPME的使用（REGOFF為低電平）
復位期間LED1/nINT/ nPME/REGOFF引腳為低電平時，內部穩壓器使能。取消置位復位后，此引腳將首先用作LED1（鏈接活動）。配置后，它可以用作nINT或nPME。圖3-11說明了在使能內部穩壓器的情況下將LED1引腳編程為nINT或nPME所需的步驟。
在這種配置下，建議不要將LED連接到該引腳。由于該引腳為高電平有效，因此在等待WoL事件時，LED將點亮。
注意：有關REGOFF配置帶的更多信息，請參見第3.7.3節“ REGOFF：內部+1.2 V穩壓器配置”。
圖3-11：啟用內部穩壓器的LED1/nINT/nPME/REGOFF
3.8.1.3 啟用nINTSEL的LED2/nINT/nPME使用
當復位期間LED2 / nINT / nPME / nINTSEL引腳為高電平時，nINT / REFCLKO引腳被配置為用作nINT。
取消置位復位后，此引腳將首先用作LED2（鏈接速度）。配置后，它可以用作nPME。盡管這可以復制nINT / REFCLKO引腳的功能，但也可以將LED2配置為nINT。圖3-12說明了將LED2引腳編程為nINTSEL或nPME并啟用nINTSEL所需的步驟。
在這種配置中，有可能將LED連接到該引腳，而在WoL狀態下該LED用作nINT或nPME。由于點亮LED的極性處于低電平有效狀態，因此在等待WoL事件時，鏈接速度LED不會點亮。
為了提供更大的靈活性，可以通過將11b寫入喚醒控制和狀態寄存器（WUCSR）的LED2功能選擇字段來將LED2重新配置為鏈接活動。當LED1無法配置為鏈接活動時，這允許LED2充當鏈接活動。可以使用GPIO在微控制器上輕松實現鏈接速度。
注意：有關nINTSEL配置帶的更多信息，請參見第3.7.4節“ nINTSEL：nINT / REFCLKO配置”。
圖3-12：使能了nINTSEL的LED2 / nINT / nPME
3.8.1.4 禁用nINTSEL的LED2 / nINT / nPME使用
當復位期間LED2 / nINT / nPME / nINTSEL引腳為低電平時，nINT / REFCLKO引腳被配置為用作REFCLKO。
復位無效后，該引腳將首先用作LED2。配置后，它可以用作nINT或nPME。圖3-13說明了在禁用nINTSEL的情況下將LED2引腳編程為nINT或nPME所需的步驟。
在這種配置下，不建議將LED連接到該引腳。由于該引腳為高電平有效，因此在等待WoL事件時，LED將點亮。
圖3-13：禁用nINTSEL的LED2 / nINT / nPME
3.8.1.5 REGOFF和LED1極性選擇
REGOFF配置帶與LED1引腳共享。 LED1輸出將根據外部上拉電阻的存在自動改變極性。如果通過外部上拉電阻將LED1引腳拉高至VDD2A，以為REGOFF選擇邏輯高電平，則LED1輸出將為低電平有效。如果通過內部下拉電阻將LED1引腳拉低以為REGOFF選擇邏輯低電平，則LED1輸出將為高電平有效輸出。圖3-14詳細說明了每種REGOFF配置的LED1極性。
圖3-14：LED1 / REGOFF極性配置
注意：有關REGOFF配置帶的更多信息，請參見第3.7.3節“ REGOFF：內部+1.2 V穩壓器配置”。
3.8.1.6 nINTSEL和LED2極性選擇
nINTSEL配置帶與LED2引腳共享。 LED2輸出將根據外部下拉電阻的存在自動改變極性。如果將LED2引腳上拉至VDD2A以為nINTSEL選擇邏輯高電平，則LED2輸出將為低電平有效。如果通過外部下拉電阻將LED2引腳拉低以為nINTSEL選擇邏輯低電平，則LED2輸出將為高電平有效輸出。圖3-15詳細說明了每種nINTSEL配置的LED2極性。
圖3-15：LED2 / nINTSEL極性配置
注意：有關nINTSEL配置帶的更多信息，請參見第3.7.4節“ nINTSEL：nINT / REFCLKO配置”。
3.8.2 可變電壓I / O
該設備的數字I / O引腳是可變電壓的，因此可以利用縮小技術中的低功耗優勢。這些引腳可以在+1.8 V至+3.3 V的低I / O電壓下工作。施加的I / O電壓必須保持其值具有±10％的容差。在收發器完成加電復位后，升高或降低電壓會導致收發器操作錯誤。有關更多信息，請參見第5章，“操作特性”。
注意 ：在設備上電之前，請勿將輸入信號驅動為高電平。
3.8.3 掉電模式
器件有兩種掉電模式：常規掉電模式和能量檢測掉電模式。這些模式在以下小節中介紹。
3.8.3.1 常規掉電
掉電模式通過基本控制寄存器的掉電位控制。在此模式下，只要掉電位為“ 1”，整個收發器（管理接口除外）都將掉電并保持在該模式。當掉電位清零時，收發器上電并自動復位。
注意：在REF_CLK輸出模式下，當器件處于通用掉電模式時，REFCLKO將不會輸出。
3.8.3.2 能量檢測掉電（EDPD）
通過將模式控制/狀態寄存器的EDPWRDOWN位置1可激活該省電模式。在這種模式下，當線路上沒有能量時，收發器將掉電（管理接口，SQUELCH電路和ENERGYON邏輯除外）。 ENERGYON邏輯用于檢測來自100BASE-TX，10BASE-T或自動協商信號的有效能量的存在。
在此模式下，當模式控制/狀態寄存器的ENERGYON位為低時，收發器掉電且不發送任何內容。當通過鏈接脈沖或數據包接收到能量時，ENERGYON位變高，收發器上電。如果在中斷屏蔽寄存器中啟用了ENERGYON中斷，則器件會自動復位為掉電之前的狀態，并斷言nINT中斷。可能會丟失用于激活ENERGYON的第一個和第二個數據包。
當模式控制/狀態寄存器的EDPWRDOWN位為低時，能量檢測掉電被禁用。
在EDPD模式下，可以修改設備的NLP特性。可以將設備配置為通過EDPD NLP /交叉時間寄存器的EDPD TX NLP使能位來發送EDPD中的NLP。使能后，可通過EDPD NLP /交叉時間寄存器的EDPD TX NLP間隔定時器選擇字段配置TX NLP時間間隔。
在EDPD模式下，該設備還可以配置為在接收一個或兩個NLP時喚醒。將EDPD NLP /交叉時間寄存器的EDPD RX單個NLP喚醒使能位置1將使設備在接收到單個NLP時喚醒。如果EDPD RX單個NLP喚醒使能位被清除，則可通過EDPD NLP / Crossover TimeRegister的EDPD RX NLP最大間隔檢測選擇字段來配置檢測兩個NLP從EDPD喚醒的接收的最大間隔。
注意：在REF_CLK輸出模式下，當器件處于能量檢測掉電模式時，REFCLKO將不會輸出。
3.8.4 局域網喚醒（WOL）
該設備支持完美DA，廣播，魔術包和喚醒幀的PHY層WoL事件檢測。可以將WoL檢測配置為斷言nINT中斷引腳或nPME引腳，從而為處于睡眠模式的系統在發生WoL事件時返回工作狀態提供一種機制。在將以太網MAC集成到SoC的設計中，此功能對于解決主SoC的不必要喚醒特別有用。
可以通過Perfect DA Wakeup Enable（PFDA_EN），Broadcast Wakeup Enable（BCST_EN），Magic Packet Enable（MPEN）和Wakeup Frame Enable分別啟用每種受支持的喚醒事件（Perfect DA，Broadcast，Magic Packet或Wakeup幀）。喚醒控制和狀態寄存器（WUCSR）的（WUEN）位。
提供了兩種向外部設備指示WoL事件的方法：nINT和nPME。
通過設置中斷屏蔽寄存器的第8位（WoL），nINT引腳可用于指示WoL中斷事件。一旦使能，任何與喚醒控制和狀態寄存器（WUCSR）中配置的條件相匹配的接收數據包將斷言nINT，直到清除中斷為止。當使用nINT指示WoL中斷時，可以通過中斷屏蔽寄存器配置該引腳與其他非WoL中斷事件共享。等待WoL事件發生時，可能會觸發其他中斷。為避免這種情況，所有其他中斷應由系統軟件屏蔽，或者可以使用備用的nPME引腳。有關其他nINT信息，請參見第3.6節“中斷管理”。
或者，nPME引腳可用于獨立指示WoL中斷事件。可以將nPME信號配置為在以下任意引腳上輸出：
? LED1 / nINT / nPME / nREGOFF
? LED2 / nINT / nPME / nINTSEL
通過配置LED1功能選擇或LED2功能選擇，可以將LED1 / nINT / nPME / nREGOFF或LED2 / nINT / nPME / nINTSEL引腳配置為nPME。喚醒控制和狀態寄存器（WUCSR）的位分別設置為10b.nPME引腳使能后，任何與喚醒控制和狀態寄存器（WUCSR）中配置的條件匹配的接收數據包將聲明nPME，直到WUCSR位7：4被系統軟件清除。
但是，在某些應用中，可能需要nPME自清除。當喚醒控制和狀態寄存器（WUCSR）的nPME自清除位被置1時，nPME引腳將在雜項配置寄存器（MCFGR）中配置的時間后清除。
在發生WoL事件時，可以通過檢查接收到的完美DA幀（PFDA_FR），接收到的廣播幀（BCAST_FR），接收到的魔術包（MPR）和接收到遠程喚醒幀（WUFR）狀態來獲得事件源的進一步解決方案喚醒控制和狀態寄存器（WUCSR）中的位。
喚醒控制和狀態寄存器（WUCSR）還提供了WoL配置位，可以在配置所有WoL寄存器后由軟件將其設置。由于所有與WoL相關的寄存器均不受軟件復位的影響，因此軟件可以輪詢WoL已配置位以確保所有WoL寄存器均已完成配置。這允許軟件在重啟后由于WoL事件而跳過WoL寄存器的重新編程。
以下小節詳細介紹了每種WoL事件類型。有關主系統中斷的更多信息，請參見第3.6節“中斷管理”。
3.8.4.1 完美的DA（目標地址）檢測
啟用后，當目標地址與存儲在MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC中的地址匹配的幀時，完美DA檢測模式允許觸發nINT或nPME引腳接收地址C寄存器（RX_ADDRC）被接收。幀還必須通過FCS和數據包長度檢查。
例如，主機系統必須執行以下步驟，以使設備能夠在檢測到Perfect DA WoL事件時斷言nINT：
1.在MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC接收地址C寄存器（RX_ADDRC）中設置所需的MAC地址，以引起喚醒事件。
2.將喚醒控制和狀態寄存器（WUCSR）的Perfect DA Wakeup Enable（PFDA_EN）位置1以啟用Perfect DA檢測。
3.設置中斷屏蔽寄存器中的第8位（WoL事件指示符）以使WoL事件觸發nINT中斷引腳的置位。
觸發匹配后，nINT中斷引腳將置為有效，中斷源標志寄存器的第8位將被置位，喚醒控制和狀態寄存器（WUCSR）的已接收完美DA幀（PFDA_FR）位將被置位。
注意：另外，LED1 / nINT / nPME或LED2 / nINT / nPME引腳可用于指示WoL事件。有關更多信息，請參見第3.8.4節“ LAN喚醒（WoL）”。
3.8.4.2 廣播檢測
啟用后，當接收到目標地址值為FF FF FF FF FF FF的幀時，廣播檢測模式允許觸發nINT或nPME引腳。幀還必須通過FCS和數據包長度檢查。
例如，主機系統必須執行以下步驟，以使設備能夠在檢測到廣播WoL事件時斷言nINT：
1.將喚醒控制和狀態寄存器（WUCSR）的廣播喚醒使能（BCST_EN）位置1，以啟用廣播檢測。
2.將中斷屏蔽寄存器中的第8位（WoL事件指示器）置1，以使WoL事件觸發nINT中斷引腳的置位。
觸發匹配后，nINT中斷引腳將置為有效，中斷源標志寄存器的第8位將被置位，喚醒控制和狀態寄存器（WUCSR）的已接收廣播幀（BCAST_FR）位將被置位。
注意：另外，LED1 / nINT / nPME或LED2 / nINT / nPME引腳可用于指示WoL事件。有關更多信息，請參見第3.8.4節“ LAN喚醒（WoL）”。
3.8.4.3 魔術包檢測
啟用后，魔術包檢測模式允許在接收到魔術包幀時觸發nINT或nPME引腳。魔術包是發送到設備的幀-可以是單播到編程地址，也可以是廣播-它在目標和源地址字段后包含模式48’h FF_FF_FF_FF_FF_FF，后跟16個重復的所需MAC地址（已加載）不會中斷或中斷到MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC接收地址C寄存器（RX_ADDRC）中。萬一16個地址重復中斷，邏輯將在傳入幀中再次掃描48小時h FF_FF_FF_FF_FF_FF模式。這16次重復可能在幀中的任何位置，但必須在同步流之前。幀還必須通過FCS檢查和數據包長度檢查。
例如，如果所需地址為00h 11h 22h 33h 44h 55h，則邏輯將在以太網幀中掃描以下數據序列：
目的地址源地址… FF FF FF FF FF FF
00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55
00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55
00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55
00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55
…FCS
例如，主機系統必須執行以下步驟，以使設備能夠在檢測到Magic Packet WoL事件時斷言nINT：
1.在MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC接收地址C寄存器（RX_ADDRC）中設置所需的MAC地址，以引起喚醒事件。
2.將喚醒控制和狀態寄存器（WUCSR）的魔術包使能（MPEN）位置1，以啟用魔術包檢測。
3.設置中斷屏蔽寄存器中的第8位（WoL事件指示符）以使WoL事件觸發nINT中斷引腳的置位。 觸發匹配時，nINT中斷引腳將置為有效，中斷源標志寄存器的第8位將被置1，喚醒控制和狀態寄存器（WUCSR）的已接收魔術包（MPR）位將被置1。
注意：另外，LED1 / nINT / nPME或LED2 / nINT / nPME引腳可用于指示WoL事件。有關更多信息，請參見第3.8.4節“ LAN喚醒（WoL）”。
3.8.4.4 喚醒幀檢測
使能后，喚醒幀檢測模式允許在收到預編程的喚醒幀時觸發nINT或nPME引腳。喚醒幀檢測為系統設計人員提供了一種方法，可通過可編程的喚醒幀過濾器檢測數據包中的自定義模式。該過濾器具有一個128位的字節掩碼，該掩碼指示檢測邏輯應比較幀的哪些字節。在這些字節上計算出CRC-16。然后將結果與過濾器的CRC-16進行比較，以確定是否存在匹配項。接收到喚醒模式后，喚醒控制和狀態寄存器（WUCSR）的“接收遠程喚醒幀（WUFR）”位置1。
如果啟用，過濾器還可以在幀的目標地址和MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC接收地址C寄存器（RX_ADDRC）中指定的地址之間進行比較。指定的地址可以是單播或組播。如果啟用了地址匹配，則僅編程的單播或多播地址將被視為匹配。可以分別啟用非特定的多播地址和廣播地址。地址匹配結果在邏輯上為“或”（即特定地址匹配結果或任何多播結果或廣播結果）。
通過配置喚醒過濾器配置寄存器A（WUF_CFGA）來確定是否啟用過濾器以及是否檢查了目標地址。在啟用過濾器之前，應用程序必須為檢測邏輯提供樣本幀和相應的字節掩碼。通過寫入喚醒過濾器配置寄存器A（WUF_CFGA），喚醒過濾器配置寄存器B（WUF_CFGB）和喚醒過濾器字節掩碼寄存器（WUF_MASK）來提供此信息。幀內的起始偏移量和濾波器的預期CRC-16，分別由“濾波器模式偏移”和“濾波器CRC-16”字段確定。
如果啟用了遠程喚醒模式，則遠程喚醒功能會通過過濾器檢查每個幀，并在通過過濾器的地址過濾和CRC值匹配時將該幀識別為遠程喚醒幀。
模式偏移量定義了應該在幀中檢查的第一個字節的位置。字節掩碼是一個128位的字段，用于指定是否應檢查幀中從模式偏移開始的128個連續字節中的每個字節。如果設置了字節掩碼中的位j，則檢測邏輯將檢查幀中的字節（模式偏移+ j），否則將忽略字節（模式偏移+ j）。
CRC-16檢查過程完成后，將使用模式偏移量和字節掩碼計算出的CRC-16與與過濾器關聯的預期CRC-16值進行比較。如果發生匹配，則發出遠程喚醒事件信號。
幀還必須通過FCS檢查和數據包長度檢查。
表3-7列出了產生喚醒事件的情況。所有其他情況都不會產生喚醒事件。
| Yes | 單播 | Yes | No | X | X | X |
| Yes | 單播 | Yes | Yes | X | X | Yes |
| Yes | 多播 | Yes | X | Yes | X | X |
| Yes | 多播 | Yes | Yes | No | X | Yes |
| Yes | 廣播 | Yes | X | X | Yes | X |
例如，主機系統必須執行以下步驟，以使設備能夠在檢測到喚醒幀WoL事件時斷言nINT：
聲明模式：
1.更新喚醒過濾器字節掩碼寄存器（WUF_MASK）以指示要匹配的有效字節。
2.離線計算有效字節的CRC-16值，并更新喚醒過濾器配置寄存器B（WUF_CFGB）。 CRC-16計算如下：
在幀的開始，以值FFFFh初始化CRC-16。當模式偏移量和掩碼指示接收的字節是校驗和計算的一部分時，將更新CRC-16。當時使用以下算法更新CRC-16：
讓：
^表示互斥或運算符。
數據[7:0]是要包含在校驗和中的接收數據字節。
CRC [15:0]包含計算出的CRC-16校驗和。
F0…F7是中間結果，當確定數據字節為CRC-16的一部分時計算得出。
計算:
F0 = CRC[15] ^ Data[0]
F1 = CRC[14] ^ F0 ^ Data[1]
F2 = CRC[13] ^ F1 ^ Data[2]
F3 = CRC[12] ^ F2 ^ Data[3]
F4 = CRC[11] ^ F3 ^ Data[4]
F5 = CRC[10] ^ F4 ^ Data[5]
F6 = CRC[09] ^ F5 ^ Data[6]
F7 = CRC[08] ^ F6 ^ Data[7]
CRC-32更新如下：
CRC[15] = CRC[7] ^ F7
CRC[14] = CRC[6]
CRC[13] = CRC[5]
CRC[12] = CRC[4]
CRC[11] = CRC[3]
CRC[10] = CRC[2]
CRC[9] = CRC[1] ^ F0
CRC[8] = CRC[0] ^ F1
CRC[7] = F0 ^ F2
CRC[6] = F1 ^ F3
CRC[5] = F2 ^ F4
CRC[4] = F3 ^ F5
CRC[3] = F4 ^ F6
CRC[2] = F5 ^ F7
CRC[1] = F6
CRC[0] = F7
3.確定偏移量模式，偏移量0為目標地址的第一個字節。在喚醒濾波器配置寄存器A（WUF_CFGA）的“濾波器模式偏移”字段中更新偏移。
確定地址匹配條件：
4.根據表3-7確定地址匹配方案，并相應地更新喚醒過濾器配置寄存器A（WUF_CFGA）的過濾器廣播使能，過濾任何多播使能和地址匹配使能位。
5.如有必要（請參閱步驟4），請在MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC接收地址C寄存器（RX_ADDRC）中設置所需的MAC地址以引起喚醒事件。
6.將喚醒濾波器配置寄存器A（WUF_CFGA）的濾波器使能位置1以使能濾波器。
啟用喚醒幀檢測：
7.將喚醒控制和狀態寄存器（WUCSR）的喚醒幀使能（WUEN）位置1，以啟用喚醒幀檢測。
8.將中斷屏蔽寄存器中的第8位（WoL事件指示符）置1，以使WoL事件觸發nINT中斷引腳的置位。
觸發匹配時，nINT中斷引腳將被置為有效，并且喚醒控制和狀態寄存器（WUCSR）的遠程接收到喚醒幀（WUFR）位將被置1。為了提供軟件的更多可視性，將設置喚醒過濾器配置寄存器A（WUF_CFGA）的過濾器觸發位。
注意：另外，LED1 / nINT / nPME或LED2 / nINT / nPME引腳可用于指示WoL事件。有關更多信息，請參見第3.8.4節“ LAN喚醒（WoL）”。
3.8.5 隔離模式
通過將基本控制寄存器的隔離位設置為“ 1”，可以將設備數據路徑與RMII接口電氣隔離。在隔離模式下，收發器不響應TXD，TXEN和TXER輸入，但是響應管理事務。
隔離為將多個收發器連接到同一RMII接口而不爭用提供了一種方法。默認情況下，收發器不是隔離的（上電時（隔離= 0）。
3.8.6 復位
該設備提供兩種復位形式：硬件和軟件。設備寄存器通過硬件和軟件復位進行復位。選擇寄存器位（在寄存器定義中指示為“ NASR”）不會通過軟件復位來清除。
寄存器不會通過第3.8.3節中所述的掉電模式復位。
注意：復位后的前16 s，RMII接口將以2.5 MHz運行。在此時間之后，如果啟用了自動協商，它將切換到25 MHz。
3.8.6.1 硬件復位
通過將nRST輸入引腳驅動為低電平來聲明硬件復位。在驅動時，應將nRST保持低電平，保持在第5.6.3節“上電nRST和配置表帶時序”中詳細說明的最短時間，以確保正確進行收發器復位。
在硬件復位期間，必須向XTAL1 / CLKIN信號提供一個外部時鐘。
注意 ：上電后需要進行硬件復位（nRST斷言）。有關更多信息，請參見第5.6.3節“上電nRST和配置表帶時序”。
3.8.6.2 軟件復位
通過將基本控制寄存器的軟復位位設置為“ 1”，可以激活軟件復位。除寄存器定義中標為“ NASR”的寄存器位外，所有寄存器位均通過軟件復位清除。軟復位位是自清除的。
根據IEEE 802.3u標準第22節（22.2.4.1.1），復位過程將在該位置1到0.5 s內完成。
3.8.7 載波偵聽
載波偵聽（CRS）在CRS_DV引腳上輸出。 CRS是由IEEE 802.3u標準中的MII規范定義的信號。每當收發器處于中繼器模式或全雙工模式時，設備僅基于接收活動來聲明CRS。否則，收發器根據發送或接收活動聲明CRS。
載波偵聽邏輯使用編碼的未加密數據來確定載波活動狀態。它通過檢測任何10位跨度內的2個非連續零來激活載波偵聽。如果在/ J / K /流起始定界符對之前檢測到連續的10個跨度，則載波偵聽終止。如果檢測到SSD對，則在檢測到/ T / R /流結束定界符對或一對IDLE符號之前，將確定載波偵聽。在/ T /符號或第一個IDLE之后，運算符取反。如果/ T /后沒有/ R /，則保持載波。對于IDLE，其后跟一些非IDLE符號，對運營商的處理方式相似。
3.8.8 鏈接完整性測試
設備執行IEEE 802.3u（第24-15節）鏈接監視器狀態圖中概述的鏈接完整性測試。鏈接狀態與10 Mbps鏈接狀態多路復用，以形成基本狀態寄存器中的鏈接狀態位并驅動LINK LED（LED1）。
DSP使用內部DATA_VALID信號向Link Monitor狀態機指示ANSI X3.263 TPPMD標準所定義的RXP和RXN信號上存在的有效MLT-3波形。斷言DATA_VALID時，控制邏輯進入Link-Ready狀態，并等待自動協商模塊的啟用。接收到鏈接狀態后，進入發送和接收邏輯塊。如果禁用自動協商，則在斷言DATA_VALID時，鏈路完整性邏輯會立即移至Link-Up狀態。
為了使線路穩定，從聲明DATA_VALID到進入Link-Ready狀態，鏈路完整性邏輯將至少等待330 ms。如果DATA_VALID輸入在任何時候都被取反，則該邏輯將立即使Link信號取反并進入Link-Down狀態。
當10/100數字模塊處于10BASE-T模式時，鏈接狀態是從10BASE-T接收器邏輯得出的。
3.8.9 電纜診斷
LAN8742A / LAN8742Ai提供電纜診斷功能，可以檢測以太網電纜的開路/短路和長度。電纜診斷包括兩種主要的操作模式：
?時域反射法（TDR）電纜診斷TDR電纜診斷可檢測TX或RX對上的開路或短路電纜，以及估計開路/短路故障的電纜長度。
?匹配的電纜診斷程序匹配的電纜診斷程序可以估算100 Mbps鏈接的電纜的電纜長度。
有關每種電纜診斷模式的正確操作的詳細信息，請參見以下小節。
3.8.9.1 時域反射儀（TDR）電纜診斷
LAN8742A / LAN8742Ai提供TDR電纜診斷功能，該功能可檢測TX或RX對上的開路或短路電纜，以及估計開路/短路故障的電纜長度。要使用TDR電纜診斷，必須禁用自動MDIX和自動協商，并且必須將LAN8742A / LAN8742Ai設備強制設置為100 Mb全雙工模式。必須在將TDR控制/狀態寄存器中的TDR使能位置1之前執行這些操作。
在禁用自動MDIX的情況下，TDR將測試由寄存器位27.15（AMDIXCTRL）選擇的TX或RX對。正確的電纜測試應包括每對電纜的測試。 TDR測試完成后，可以恢復先前的寄存器設置。圖3-16提供了正確使用TDR的流程圖。
圖3-16：TDR使用流程圖
TDR通過在以太網電纜（MDI模式下為TX，MDIX模式下為RX）內的選定雙絞線上傳輸脈沖來工作。如果被測線對開路或短路，則阻抗不連續會導致反射信號，該信號可由LAN8742A / LAN8742Ai檢測到。 LAN8742A / LAN8742Ai測量發射信號和接收到的反射之間的時間，并在TDR控制/狀態寄存器的TDR通道長度字段中指示結果。 TDR通道長度字段表示電纜的“電氣”長度，可以乘以表3-8中的適當傳播常數，以確定到故障的近似物理距離。
注意 ：當鏈接不可操作時，通常使用TDR功能。但是，操作TDR時，活動鏈接將斷開。
由于TDR依賴于未正確端接的電纜的反射信號，因此有幾個因素會影響物理長度估算的準確性。這些包括：
1.電纜類型（CAT 5，CAT5e，CAT6）：由于內部信號對的扭曲計和信號傳播速度的差異，每種電纜的電氣長度略有不同。如果已知電纜類型，則可以使用適合電纜類型的傳播常數來更精確地計算長度估計值（請參見表3-8）。在許多實際應用中，電纜類型是未知的，或者可能是不同電纜類型和長度的混合。在這種情況下，請將傳播常數用于“未知”電纜類型。
2. TX和RX對：對于每種電纜類型，EIA標準為以太網電纜中的每個信號對指定不同的雙絞率（每米扭曲）。這會導致RX和TX對的測量結果不同。
3.實際電纜長度：估算的電纜長度和實際的電纜長度之間的差異會隨著物理電纜長度的增加而增加，最準確的結果是在小于約100 m的范圍內。
4.斷路/短路情況：斷路和短路情況將返回到故障的相同物理距離的不同的TDR通道長度值（電氣長度）。通過使用不同的傳播常數來計算電纜的物理長度，可以對此進行補償。
對于開路情況，到故障的估計距離可以計算如下：
到開路故障的距離，以米為單位T = TDR通道長度* POPEN
其中：POPEN是從表3-8中選擇的傳播常數。
對于短路情況，到故障的估計距離可以計算如下：
到斷層的距離，以米為單位=TDR通道長度* PSHORT
其中：PSHORT是從表3-8中選擇的傳播常數。
表3-8：TDR傳播常數
| 未知 | CAT 6 | CAT 5E | CAT 5 | |
| POPEN | 0.769 | 0.745 | 0.76 | 0.85 |
| PSHORT | 0.793 | 0.759 | 0.788 | 0.873 |
對于開路和短路情況，典型的電纜長度測量誤差范圍取決于所選的電纜類型以及開路/短路與設備的距離。表3-9和表3-10分別詳細說明了開倉和賣空案例的典型測量誤差。
表3-9：裸線的典型測量誤差（+/-米）
| POPEN =未知 | POPEN = CAT 6 | POPEN = CAT 5E | POPEN = CAT 5 | |
| CAT 6電纜，0-100 m | 9 | 6 | ||
| CAT 5E電纜，0-100 m | 5 | 5 | ||
| CAT 5電纜，0-100 m | 13 | 3 | ||
| 六類電??纜，101-160 m | 14 | 6 | ||
| CAT 5E電纜，101-160 m | 8 | 6 | ||
| CAT 5電纜，101-160 m | 20 | 6 |
表3-10：短電纜的典型測量誤差（+/-米）
| POPEN =未知 | POPEN = CAT 6 | POPEN = CAT 5E | POPEN = CAT 5 | |
| CAT 6電纜，0-100 m | 8 | 6 | ||
| CAT 5E電纜，0-100 m | 5 | 5 | ||
| CAT 5電纜，0-100 m | 11 | 2 | ||
| 六類電??纜，101-160 m | 14 | 6 | ||
| CAT 5E電纜，101-160 m | 7 | 6 | ||
| CAT 5電纜，101-160 m | 11 | 3 |
3.8.9.2 匹配的電纜診斷
匹配的電纜診斷程序可以估計最長120米的100 Mbps鏈接電纜的電纜長度。如果有活動的100 Mb鏈路，則可以使用電纜長度寄存器估算到鏈路伙伴的近似距離。如果電纜正確端接，但是沒有活動的100 Mb鏈接（鏈接伙伴已禁用，無法運行，鏈接處于10 Mb等），則無法估計電纜長度，應忽略電纜長度寄存器。到鏈路伙伴的估計距離可以通過表3-11中提供的電纜長度（CBLN）查找表來確定。匹配的電纜盒的典型電纜長度測量誤差范圍為+/- 20 m。匹配的電纜長度誤差范圍對于從0到120 m的所有電纜類型都是一致的。
表3-11：匹配情況估計的電纜長度（CBLN）查找表
| 0-3 | 0 |
| 4 | 6 |
| 5 | 17 |
| 6 | 27 |
| 7 | 38 |
| 8 | 49 |
| 9 | 59 |
| 10 | 70 |
| 11 | 81 |
| 12 | 91 |
| 13 | 102 |
| 14 | 113 |
| 15 | 123 |
注意：對于正確端接的電纜（匹配盒），沒有反射信號。在這種情況下，“ TDR通道長度”字段無效，應忽略。
3.8.10 回環操作
可以將設備配置為近端環回和遠端環回。以下各小節將詳細介紹這些環回模式。
3.8.10.1 近端回環
如圖3-17中的藍色箭頭所示，近端回環模式將數字發送數據發送回接收數據信號以進行測試。通過將基本控制寄存器的環回位設置為“ 1”來啟用近端回環模式。很大一部分數字電路可在近端回環模式下工作，因為數據在環回之前已通過PCS和PMA層路由到PMD子層。不論TXEN的狀態如何，發送器都將掉電。
圖3-17：近端回環框圖
3.8.10.2 遠端回環
遠端回環是MDI（模擬）回環的一種特殊測試模式，如圖3-18中的藍色箭頭所示。通過將模式控制/狀態寄存器的FARLOOPBACK位置1，可以使能遠端回環模式。在這種模式下，將從MDI上的鏈接伙伴接收到的數據循環回鏈接伙伴。本地MAC接口上的數字接口信號是隔離的。
圖3-18：遠端回環框圖
3.8.10.3 連接器回環
該設備可通過非常短的電纜保持可靠的傳輸，并且可以在連接器環回中進行測試，如圖3-19所示。 RJ45回送電纜可用于將傳輸信號從變壓器的輸出路由回接收器輸入。回送速度為10 Mbps和100 Mbps。
圖3-19：連接器環回框圖
3.9 應用圖
本節提供了以下方面的典型應用圖：
? 簡化的系統級應用圖
? 電源圖（由內部穩壓器提供1.2 V）
? 電源圖（由外部電源提供1.2> V）
? 雙絞線接口圖（單電源）
? 雙絞線接口圖（雙電源）耗材）
3.9.1 簡化的系統級別應用程序圖
圖3-20：簡化的系統級應用框圖
3.9.2 電源圖（內部穩壓器提供的1.2 V電源）
圖3-21：電源框圖（由內部穩壓器供電的1.2 V）
3.9.3 電源圖（1.2 V由外部電源供電）
圖3-22：電源框圖（1.2 V由外部電源供電）
3.9.4 雙絞線接口圖（單電源）
圖3-23：雙絞線接口圖（單電源）
3.9.4 雙絞線接口圖（雙電源）
圖3-24：雙絞線接口圖（雙電源）
總結
以上是生活随笔為你收集整理的LAN8742 教程(1) 数据手册 中文翻译的全部內容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： Android安全检测 - Janus签
- 下一篇： 软工小队第二次会议 4-23