由于ROM具有斷電后信息不丟失的特性，因而可用于計算機啟動用的BIOS芯片。EPROM、EEPROM和Flash ROM(NOR Flash 和 NAND Flash)，性能同ROM，但可改寫，一般讀比寫快，寫需要比讀高的電壓，（讀5V寫12V）但Flash可以在相同電壓下讀寫，且容量大成本低，如U盤MP3中使用廣泛。在計算機系統里，RAM一般用作內存，ROM一般作為固件，用來存放一些硬件的驅動程序。

CPLD采用CMOS EPROM、EEPROM、快閃存儲器和SRAM等編程技術，從而構成了高密度、高速度和低功耗的可編程邏輯器件。

可編程邏輯器件 英文全稱為：programmable logic device 即 PLD。PLD是做為一種通用集成電路產生的，他的邏輯功能按照用戶對器件編程來確定。一般的PLD的集成度很高，足以滿足設計一般的數字系統的需要。

芯片命名方式太多了，一般都是 字母+數字+字母

前面的字母是芯片廠商或是某個芯片系列的縮寫。像MC開始的多半是摩托羅拉的，MAX開始的多半是美信的。

中間的數字是功能型號。像MC7805和LM7805，從7805上可以看出它們的功能都是輸出5V，只是廠家不一樣。

奔騰系列

后面的字母多半是封裝信息，要看廠商提供的資料才能知道具體字母代表什么封裝。

由于EPROM操作的不便，后來出的主板上BIOS ROM芯片大部分都采用EEPROM（Electrically Erasable Programmable ROM，電可擦除可編程ROM）。EEPROM的擦除不需要借助于其它設備，它是以電子信號來修改其內容的，而且是以Byte為最小修改單位，不必將資料全部洗掉才能寫入，徹底擺脫了EPROM Eraser和編程器的束縛。EEPROM在寫入數據時，仍要利用一定的編程電壓，此時，只需用廠商提供的專用刷新程序就可以輕而易舉地改寫內容，所以，它屬于雙電壓芯片。借助于EEPROM芯片的雙電壓特性，可以使BIOS具有良好的防毒功能，在升級時，把跳線開關打至“on”的位置，即給芯片加上相應的編程電壓，就可以方便地升級；平時使用時，則把跳線開關打至“off”的位置，防止CIH類的病毒對BIOS芯片的非法修改。所以，仍有不少主板采用EEPROM作為BIOS芯片并作為自己主板的一大特色。

ROM的地址譯碼器是與門的組合，其輸出是全部地址輸入的最小項。可以把譯碼器表示成右圖所示的與陣列，圖中與陣列水平線和垂直線交叉處標的“點”表示有“與”的聯系。存儲單元體實際上是或門的組合，ROM的輸出數即或門的個數。譯碼器的每個最小項都可能是或門的輸入，但是，某個最小項能否成為或門的輸入取決于存儲信息，因此存儲單元體可看成是一個或陣列。由上分析，可以從另一角度來看ROM的結構：它由兩個陣列組成——“與”門陣列和“或”門陣列，其中“或”的內容是由用戶設置的，因而它是可編程的，而與陣列是用來形成全部最小項的，因而是不可編程的。ROM的地址譯碼器是與門的組合，其輸出是全部地址輸入的最小項。可以把譯碼器表示成右圖所示的與陣列，圖中與陣列水平線和垂直線交叉處標的“點”表示有“與”的聯系。存儲單元體實際上是或門的組合，ROM的輸出數即或門的個數。譯碼器的每個最小項都可能是或門的輸入，但是，某個最小項能否成為或門的輸入取決于存儲信息，因此存儲單元體可看成是一個或陣列。由上分析，可以從另一角度來看ROM的結構：它由兩個陣列組成——“與”門陣列和“或”門陣列，其中“或”的內容是由用戶設置的，因而它是可編程的，而與陣列是用來形成全部最小項的，因而是不可編程的。

每一塊FPGA芯片都是由有限多個帶有可編程連接的預定義源組成來實現一種可重構數字電路。

FPGA芯片說明書中，包含了可編程邏輯模塊的數量、固定功能邏輯模塊（如乘法器）的數目及存儲器資源（如嵌入式RAM）的大小。FPGA芯片中還有很多其它的部分，但是以上指標通常是為特定應用選擇和比較FPGA時，最重要的參考指標。

在最底層，可配置邏輯模塊（如片或邏輯單元）有著兩種最基本的部件：觸發器和查找表（LUT）。這很重要，因為各種FPGA家族之所以各不相同，就是因為觸發器和查找表組合的方式不同。例如，Virtex-II 系列的FPGA ，它的片具有兩個查找表和兩個觸發器，而Virtex-5 FPGA的片具有4個查找表和4個觸發器。查找表本身的結構也可能各不相同（4輸入或6輸入）。

?

表1中列出了在NI LabVIEW FPGA硬件目標中使用的FPGA的指標。邏輯門的數量是一種將FPGA芯片與ASIC技術進行比較的傳統方法，但是它并不能真實地表述FPGA內部的獨立單元的數量。這就是Xilinx公司沒有在新型Virtex-5系列中指定邏輯門數量的原因之一。

?

表1.不同系列FPGA源規格

集成電路（integrated circuit）是一種微型電子器件或部件。采用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導體晶片或介質基片上，然后封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。它在電路中用字母“IC”表示。集成電路發明者為杰克·基爾比（基于鍺（Ge）的集成電路）和羅伯特·諾伊思（基于硅（Si）的集成電路）。當今半導體工業大多數應用的是基于硅的集成電路。
是20世紀50年代后期到60年代發展起來的一種新型半導體器件。它是經過氧化、光刻、擴散、外延、蒸鋁等半導體制造工藝，把構成具有一定功能的電路所需的半導體、電阻、電容等元件及它們之間的連接導線全部集成在一小塊硅片上，然后焊接封裝在一個管殼內的電子器件。其封裝外殼有圓殼式、扁平式或雙列直插式等多種形式。集成電路技術包括芯片制造技術與設計技術，主要體現在加工設備，加工工藝，封裝測試，批量生產及設計創新的能力上。

?

集成電路，又稱為IC，按其功能、結構的不同，可以分為模擬集成電路、數字集成電路和數/模混合集成電路三大類。

專用集成電路是為特定用戶或特定電子系統制作的集成電路。數字集成電路的通用性和大批量生產，使電子產品成本大幅度下降，推進了計算機通信和電子產品的普及，但同時也產生了通用與專用的矛盾，以及系統設計與電路制作脫節的問題。同時，集成電路規模越大，組建系統時就越難以針對特殊要求加以改變。為解決這些問題，就出現了以用戶參加設計為特征的專用集成電路，它能實現整機系統的優化設計，性能優越，保密性強。

通用型的都是具有某一種或幾種功能的電路可以用在不同的地方，為了便于兼容不同的應用場合，會有一些設置。比如單片機，FPGA，DSP，74XX,都是通用的集成電路。
專用型的，就是只能用于一種或少數種電子產品，比如DVD中的解碼芯片。

?

70年代：出現只讀存儲器PROM (Programmable Read only Memory)，可編程邏輯陣列器件PLA (Programmable Logic Array)
70年代末：AMD推出了可編程陣列邏輯PAL (Programmable Array Logic)
80年代：Lattice公司推出了通用陣列邏輯GAL ( Generic Array Logic)
80年代中：Xilinx公司推出了現場可編程門陣列FPGA (Field Programmable GateArray )。Altera公司推出了可擦除的可編程邏輯器件EPLD (Erase Programmable LogicDevice)，集成度高，設計靈活，可多次反復編程
90年代初：Lattice公司又推出了在系統可編程概念ISP及其在系統可編程大規模集成器件ispLSI)
現以Xilinx、Altera、Lattice為主要廠商，生產的FPGA單片可達上千萬門、速度可實現550MHz，采用65nm甚至更高的光刻技術

（1）FPGA的基本結構圖

FPGA出現在20世紀80年代中期，與陣列型PLD有所不同，FPGA由許多獨立的可編程邏輯模塊組成，用戶可以通過編程將這些模塊連接起來實現不同的設計。FPGA具有更高的集成度、更強的邏輯實現能力和更好的設計靈活性。FPGA器件具有高密度、高速率、系列化、標準化、小型化、多功能、低功耗、低成本，設計靈活方便，可無限次反復編程，并可現場模擬調試驗證等特點。
FPGA由可編程邏輯塊（CLB）、輸入/輸出模塊（IOB）及可編程互連資源（PIR）等三種可編程電路和一個SRAM結構的配置存儲單元組成。CLB是實現邏輯功能的基本單元，它們通常規則地排列成一個陣列，散布于整個芯片中；可編程輸入/輸出模塊（IOB）主要完成芯片上的邏輯與外部引腳的接口，它通常排列在芯片的四周；可編程互連資源（IR）包括各種長度的連線線段和一些可編程連接開關，它們將各個CLB之間或CLB與IOB之間以及IOB之間連接起來，構成特定功能的電路。
1．可編程邏輯塊（CLB）主要由邏輯函數發生器、觸發器、數據選擇器等電路組成
2．輸入/輸出模塊（IOB）IOB主要由輸入觸發器、輸入緩沖器和輸出觸發/鎖存器、輸出緩沖器組成，每個IOB控制一個引腳，它們可被配置為輸入、輸出或雙向I/O功能。
3．可編程互連資源（PIR）PIR由許多金屬線段構成，這些金屬線段帶有可編程開關，通過自動布線實現各種電路的連接。實現FPGA內部的CLB和CLB之間、CLB和IOB之間的連接。XC4000系列采用分段互連資源結構，按相對長度可分為單長線、雙長線和長線等三種。

圖6.雙四輸入查找表

圖6所示示意圖中的其他邏輯電路通過使用少量查找表形式的隨機存取存儲器實現。我們可以簡單地假定FPGA中系統門的數量可參考與非門(NAND)以及或非門(NOR)的數量，但實際上，所有的組合邏輯（與門、或門、與非門、異或門等）都是通過查找表存儲器中的真值表來實現。真值表是輸出對應于每個輸入值組合的預定義表。

.布爾與門操作的真值表

.布爾與門操作的真值查找表實現

?

總結

以上是生活随笔為你收集整理的ALtera DE2开发板学习的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。