目錄

• 一、設計D觸發器
• • 1.新建工程
  • 2.創建原理圖
  • 3.編譯原理圖
  • 4.創建VWF文件
  • 5.波形仿真
• 二、調用D觸發器電路
• • 1.新建工程
  • 2.創建原理圖
  • 3.編譯原理圖
  • 4.創建VWF文件
  • 5.波形仿真
• 三、用Verilog語言寫D觸發器
• • 1.新建工程
  • 2.寫Verilog文件
  • 3.Modelism手動仿真
  • 4.波形仿真

實驗目的：
1.在 Quartus-II 中自己用門電路設計一個D觸發器，并進行仿真，時序波形驗證。
2.在 Quartus-II 中直接調用一個D觸發器電路，進行仿真，時序波形驗證，與1做比較；
3.在 Quartus-II用Verilog語言寫一個D觸發器，進行仿真驗證，與2做比較；
實驗環境：Quartus-II安裝
參考資料：使用

一、設計D觸發器

1.新建工程

找到File——》new project W…——》next
然后進行以下操作，其余全是next

這里不用選，直接next

2.創建原理圖

先點擊File——》new
然后如下



電路圖如下

然后點擊左上角的保存按鈕保存。

3.編譯原理圖

啟動編譯，無錯誤后

查看硬件電路圖：點擊Tools——》Netlist Viewers——》RTL Viewer

4.創建VWF文件

點擊File——》new——》University Program VWF

點擊Edit——》Insert——》Insert Node or Bus…

然后按照以下操作

設置完成后保存文件，File——》Save

5.波形仿真

回到主界面，先將Modelism添加到編譯器中


回到主界面，讓編譯器編譯



無錯誤后

為了同后面對比，這里吧D輸入調成一樣的

功能仿真

時序仿真
需要一下操作
到主界面點擊


然后到VMF中，

二、調用D觸發器電路

1.新建工程

新建工程和上面的一樣。

2.創建原理圖

步驟一樣，在選擇器件時，直接選擇D觸發器。
搜索dff，調用D觸發器。
原理圖如下

3.編譯原理圖

步驟一樣，編譯后查看一下原理圖。

4.創建VWF文件

更上面步驟一樣。

5.波形仿真

依然和上面一樣。
功能仿真

時序仿真

三、用Verilog語言寫D觸發器

1.新建工程

依然和前面的一樣

2.寫Verilog文件

寫入以下代碼

//dwave是工程文件名，需要根據工程名來改變 module dwave(d,clk,q);input d;input clk;output q;reg q;always @ (posedge clk)//我們用正的時鐘沿做它的敏感信號beginq <= d;//上升沿有效的時候，把d捕獲到qend endmodule

然后編譯并保存

3.Modelism手動仿真

• 在剛剛創建的Quartus工程下創建tb文件夾
• 打開Modelism軟件
• 點擊File——》Change Directory——》選擇tb文件夾
• File——》New——》Project

①添加現存文件
②創建新文件

將之前Quartus編譯得到文件加入到工程里面。

新建文件dwave_b.v

代碼如下

//測試代碼 `timescale 1ns / 1nsmodule dwave_tb;reg clk,d;wire q;dwave u1(.d(d),.clk(clk),.q(q));initialbeginclk = 1;d <= 0;foreverbegin#60 d <= 1;//人為生成毛刺 #22 d <= 0;#2 d <= 1;#2 d <= 0;#16 d <= 0;//維持16ns的低電平，然后讓它做周期性的循環endendalways #20 clk <= ~clk;//半周期為20ns,全周期為40ns的一個信號 endmodule

編譯它們。

4.波形仿真

開始仿真


右鍵點擊工程名，添加波形

設置好時間為1ms，點擊旁邊的按鈕

會出現和上面差不多的波形。
我這出現了些錯誤，正在尋求解決
Error loading design

總結

以上是生活随笔為你收集整理的利用Quartus-II进行仿真实验的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。