數(shù)字集成電路與系統(tǒng)設(shè)計(jì)基礎(chǔ)知識(shí)（一）

ASIC可分為全定制和半定制。

半定制是調(diào)配廠(chǎng)家的設(shè)計(jì)資源（庫(kù)單元），全定制是全部自己做。

from scratch：白手起家、從頭開(kāi)始。

such that：使得；這樣。

design effort：可理解為設(shè)計(jì)工作。

手繪Geometry（在光掩模上成像的預(yù)期圖案）；

所有層定制；（構(gòu)成設(shè)備的一系列重疊光掩模或光掩模圖像中的一個(gè)）

數(shù)字和模擬；

晶體管級(jí)仿真（模擬）；

高密度；

高性能；

設(shè)計(jì)時(shí)間長(zhǎng)。

PS：對(duì)密度的理解

光掩模上圖案與無(wú)圖案區(qū)域的相對(duì)程度，如電路密度（circuit density）

給定尺寸下允許的缺陷數(shù)，如缺陷密度（defect density）

門(mén)陣列：只需要連接現(xiàn)成的門(mén)。

標(biāo)準(zhǔn)單元庫(kù)：直接用廠(chǎng)家寫(xiě)好的lib庫(kù)。

PLD：可編程邏輯器件，使用術(shù)語(yǔ)PLD來(lái)表示低密度結(jié)構(gòu)。

PLA是為集成大型兩電平組合邏輯電路而開(kāi)發(fā)的，與ROM一樣，它們的體系結(jié)構(gòu)由二維數(shù)組組成。

簡(jiǎn)單的PLD（SPLD）：用與或門(mén)搭出來(lái)的PLA。

復(fù)雜的PLD：一個(gè)芯片中放很多PLA，互聯(lián)矩陣。

FPGA 適用于中高密度應(yīng)用，它們與CPLD在兩個(gè)重要方面有所不同：

（1）它們的性能取決于設(shè)備中針對(duì)特定應(yīng)用實(shí)現(xiàn)的路由；

（2）它們的功能由LUT實(shí)現(xiàn)，而不是由類(lèi)似PAL的寬輸入與門(mén)實(shí)現(xiàn)。

FPGA有三種可編程結(jié)構(gòu)（邏輯資源）：

互聯(lián)矩陣，即連線(xiàn)可編程；

CLB：可重構(gòu)的邏輯功能塊=LE：邏輯單元，可編程；

輸出可編程（雙向），I/O。

根據(jù)開(kāi)發(fā)時(shí)間、性能、成本、風(fēng)險(xiǎn)、功能考慮選擇全定制還是半定制。

可編程資源（同那三個(gè)結(jié)構(gòu)）：可編程邏輯塊，輸入輸出塊，接口。

存儲(chǔ)設(shè)備被認(rèn)為是PLD（可編程邏輯器件）

因?yàn)樗鼈兛梢詫?shí)現(xiàn)組合邏輯，將函數(shù)的值存儲(chǔ)在內(nèi)存里，由函數(shù)輸入尋址，從而實(shí)現(xiàn)了函數(shù)的真值表。

PLD的可編程性：PLD可分為ROM、PLA和PLD，都采用了類(lèi)似的陣列結(jié)構(gòu)實(shí)現(xiàn)。

PLA最靈活，用于大型，復(fù)雜的組合邏輯電路，各種PLD的可編程選項(xiàng)如表所示。

PLA：可編程邏輯陣列

PLAs是為集成大型二值組合邏輯電路而開(kāi)發(fā)的，與ROM一樣，它們的體系結(jié)構(gòu)由兩個(gè)數(shù)組組成。一個(gè)數(shù)組實(shí)現(xiàn)與操作，生成一個(gè)乘積項(xiàng)(例如，一個(gè)布爾立方體，可能是一個(gè)最小項(xiàng))；另一個(gè)數(shù)組實(shí)現(xiàn)形成SOP（sum of product）或操作。

可編程邏輯陣列的基本結(jié)構(gòu)如上，與門(mén)和或門(mén)可以搭成各種邏輯。（SOP）

左邊是與邏輯，右邊是或邏輯。

可編程陣列邏輯（PAL）：

PAL技術(shù)出現(xiàn)在PLA之后，并且通過(guò)固定或平面以及只允許對(duì)與平面進(jìn)行編程，簡(jiǎn)化了雙陣列結(jié)構(gòu)。

每個(gè)輸出由特定數(shù)量的行組成，每個(gè)行由一些乘積項(xiàng)組成。

一個(gè)比較流行的設(shè)備是PAL16L8，該設(shè)備有16個(gè)輸入、8個(gè)輸出；它的封裝有20個(gè)引腳，包括電源和接地。

一個(gè)存儲(chǔ)器實(shí)現(xiàn)了一個(gè)真值表，這也是為什么存儲(chǔ)器能做可編程器件。

簡(jiǎn)單PLD：可以實(shí)現(xiàn)只讀或隨機(jī)訪(fǎng)問(wèn)的存儲(chǔ)設(shè)備。

邏輯有兩種：與或邏輯、譯碼器+或邏輯。

復(fù)雜PLD是幾個(gè)簡(jiǎn)單PLD堆積起來(lái)。

FPGA的基本架構(gòu)：FPGA有一個(gè)固定的體系結(jié)構(gòu)，它是為特定的應(yīng)用程序在現(xiàn)場(chǎng)編程的。

(1) 可編程功能單元數(shù)組 (FU)：用于實(shí)現(xiàn)組合邏輯和時(shí)序邏輯；

(2) 固定但可編程的互連結(jié)構(gòu)：建立信號(hào)路由;

(3) 可配置內(nèi)存：對(duì)設(shè)備的功能進(jìn)行編程；

(4) l/O資源：在設(shè)備和環(huán)境之間提供接口。

FPGA的特點(diǎn)：編程功能強(qiáng)，是結(jié)構(gòu)接近基于庫(kù)單元的一種ASIC。

功能塊可編程，且是陣列結(jié)構(gòu)（FU是基本的功能塊）；

互聯(lián)是可編程的；

存儲(chǔ)器部分可編程；

數(shù)據(jù)IO可編程。

FPGA由三個(gè)部分構(gòu)成：整體是陣列結(jié)構(gòu)。

可編程的功能單元（CLB/LE）：核心是黃色部分，基于存儲(chǔ)器的，叫查找表，左邊是兩個(gè)存儲(chǔ)器，右邊是兩個(gè)寄存器。

可編程的連線(xiàn)：藍(lán)色是路由器，一個(gè)小塊是一個(gè)功能單元，靠連線(xiàn)開(kāi)關(guān)（藍(lán)色）連起來(lái)，并路由。

可編程的I/O：綠色是輸出IO，可編程（單向、雙向、緩沖、寄存）。

FPGA有兩種：一種是基于存儲(chǔ)器的（基于LUT查找表的），另一種是基于多路選通器的（MUX）。

基于存儲(chǔ)器的是主流。

FPGA/PLD把一個(gè)真值表（也叫燒寫(xiě)文件、配置文件）放入存儲(chǔ)器里，邏輯功能實(shí)現(xiàn)可編程。

LUT（查找表）：存儲(chǔ)器的地址對(duì)應(yīng)LUT的輸入，輸出對(duì)應(yīng)LUT的輸出Z。

CLB：=LE，可編程邏輯模塊是FPGA中的核心可配置邏輯單元，FPGA的邏輯功能就是靠CLB單元的配置以及大規(guī)模的CLB單元級(jí)聯(lián)來(lái)實(shí)現(xiàn)的。

只有組合電路才能實(shí)現(xiàn)邏輯功能，時(shí)序電路只是一個(gè)記憶的作用。

使用每個(gè)函數(shù)發(fā)生器（G）作為4輸入邏輯(LUT)，或高速同步雙端口的RAM。

基于查找表的FPGA：

查找表是實(shí)現(xiàn)組合邏輯的，不管時(shí)序電路；由于輸入有限，功能比較簡(jiǎn)單，容量受限于輸入的數(shù)量，而不是復(fù)雜性；四條地址16個(gè)存儲(chǔ)單元，延時(shí)（輸入到輸出耗時(shí)，代表數(shù)據(jù)吞吐量）一定。

基于開(kāi)關(guān)的FPGA：根據(jù)S的0、1取值選擇一個(gè)輸出，即多路開(kāi)關(guān)，通過(guò)a、b值的變化得到與、或功能，得到了基本的邏輯功能。

總結(jié)：

基于查找表的：由可編程的功能單元、可編程的連線(xiàn)、可編程的I/O三部分組成。

基于邏輯單元的FPGA：也叫CLB、LE，一個(gè)藍(lán)色小塊構(gòu)成一個(gè)完整的數(shù)字邏輯單元（查找表+D觸發(fā)器，邏輯+時(shí)序）。

寄存器鏈構(gòu)成一個(gè)移位寄存器。

一般一個(gè)查找表對(duì)應(yīng)一個(gè)寄存器。

BUFT：Xilinx的原語(yǔ)，表示一個(gè)三態(tài)緩沖器。

Carry Logic：進(jìn)位邏輯，存在于每個(gè)slice中，是(主要)用于實(shí)現(xiàn)算術(shù)邏輯功能的專(zhuān)用邏輯。進(jìn)位邏輯(或稱(chēng)進(jìn)位鏈)在Xilinx器件中垂直分布、向上傳遞。

開(kāi)關(guān)矩陣：小黑塊，相當(dāng)于交換機(jī)和路由器功能，在找路。

可編程的互聯(lián)：白色點(diǎn)把他們連起來(lái)，紅框是查找表寄存器，通過(guò)它找線(xiàn)，線(xiàn)有本地的，也有全局的。

I/O部分也可以編程：

• 快速I(mǎi)/O驅(qū)動(dòng)程序
• 獨(dú)立的輸入、輸出和三態(tài)控制寄存器
  • 異步/同步設(shè)置或復(fù)位
  • 共用時(shí)鐘和單獨(dú)時(shí)鐘可以提高可用性
  • 配置為FF（觸發(fā)器）或latch（鎖存器）
• 可編程的轉(zhuǎn)換速率以及可變輸入延遲
• 可選擇的I/O標(biāo)準(zhǔn)支持

---

課程來(lái)源于互聯(lián)網(wǎng)，主講教師李廣軍。

總結(jié)

以上是生活随笔為你收集整理的数字集成电路与系统设计基础知识的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。