?

二、簡(jiǎn)答題

43.請(qǐng)寫出8位定點(diǎn)原碼整數(shù)中能表示的最大正數(shù)、最小正數(shù)、最大負(fù)數(shù)和最小負(fù)數(shù)的機(jī)器數(shù)形式，并用十進(jìn)制表示其數(shù)值范圍。

答：最大正數(shù)=01111111，最小正數(shù)=00000001

最大負(fù)數(shù)=10000001，最小負(fù)數(shù)=11111111

數(shù)值表示范圍：負(fù)的2的7次方減1～正的2的7次方加1

?

44.定點(diǎn)數(shù)的補(bǔ)碼加減法運(yùn)算如何判斷溢出？

答：補(bǔ)碼加減法運(yùn)算判斷溢出的條件如下：

（1）符號(hào)相同兩數(shù)相加，結(jié)果符號(hào)與加數(shù)（或被加數(shù)）的符合不同，為溢出；

（2）采用雙符號(hào)位，即正數(shù)的符號(hào)位位00，負(fù)數(shù)的符號(hào)位為11，符號(hào)位參與運(yùn)算，相加結(jié)果的兩個(gè)符號(hào)位不同為溢出，10為負(fù)溢出，01為正溢出。

?

45.只讀存儲(chǔ)器有哪些形式？分別有什么特點(diǎn)？

答：只讀存儲(chǔ)器有以下幾種形式：

①只讀存儲(chǔ)器有：掩模ROM（MROM）：信息制作在芯片中，不可更改；

②可編程ROM（PROM）：允許一次編程，此后不可更改；

③可擦除ROM（EPROM）：用紫外光擦除，擦除后可編程，并允許用戶多次擦除和編程；

④電抹可編程 EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫；

⑤Flash Memory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除。

?

46.在計(jì)算機(jī)的主存中，常常設(shè)置一定的ROM區(qū)，試說明設(shè)置ROM區(qū)的目的。

答：計(jì)算機(jī)加電時(shí)，需要執(zhí)行一段程序和設(shè)置一些初始數(shù)據(jù)，如果這些程序和數(shù)據(jù)放在RAM區(qū)，那么斷電后會(huì)丟失，所以把它放在ROM區(qū)。至于ROM區(qū)的大小則由操作系統(tǒng)決定，可以將操作系統(tǒng)中很小一段程序保存在ROM中，加電啟動(dòng)計(jì)算機(jī)后依靠這段程序?qū)⒉僮飨到y(tǒng)由磁盤調(diào)入主存。

?

47.設(shè)運(yùn)算器某寄存器的內(nèi)容為11110000，進(jìn)位C＝0，今分別執(zhí)行以下移位操作：
邏輯左移、算術(shù)左移、循環(huán)左移（帶進(jìn)位）、邏輯右移、算術(shù)右移、循環(huán)右移（帶進(jìn)位），
請(qǐng)寫出執(zhí)行移位指令后C與寄存器的內(nèi)容。

答：???C???寄存器

移位前：???0???11110000

邏輯左移：???0???11100000

算術(shù)左移：???0???11100000

循環(huán)左移（帶進(jìn)位）：???1???11100000

邏輯右移：???0???01111000

算術(shù)右移：???0???11111000

循環(huán)右移（帶進(jìn)位）：???0???01111000

?

48.試根據(jù)8位寄存器的初始內(nèi)容以及相應(yīng)的移位操作，分別寫出操作后該寄存器的內(nèi)容，并分別填補(bǔ)到下表的空缺（1）至（4）中。

移位前寄存器的內(nèi)容	移位操作	移位后寄存器的內(nèi)容
11111111	算術(shù)左移一位	（1）
11101011	算術(shù)右移一位	（2）
01011011	邏輯左移一位	（3）
01011011	小循環(huán)右移一位	（4）

答：

49.什么是指令？什么是指令系統(tǒng)？

答：由操作碼和地址碼組成，能由計(jì)算機(jī)硬件執(zhí)行其規(guī)定操作的一條命令，稱之為指令。

指令和數(shù)據(jù)在計(jì)算機(jī)中都是以二進(jìn)制代碼形式表示的，不同的操作碼代表不同的指令。通常在一臺(tái)計(jì)算機(jī)中有幾十條乃至幾百條指令。計(jì)算機(jī)中所有指令的集合稱之為指令集或指令系統(tǒng)。

?

50.一條指令包含那些信息？

答：（1）操作碼：指定操作內(nèi)容，例如執(zhí)行加法運(yùn)算或控制程序流轉(zhuǎn)移等；

（2）操作數(shù)來源：指定操作數(shù)或操作數(shù)的地址；

（3）操作結(jié)果地址：保存處理結(jié)果的地址；

（4）下一條執(zhí)行的指令地址：在大多數(shù)情況下，程序是順序執(zhí)行的，此時(shí)不需要指出下一條指令的地址，僅當(dāng)執(zhí)行改變程序流的轉(zhuǎn)移類指令時(shí)，需要給出下一條執(zhí)行的指令地址。

?

51.什么是指令的立即尋址方式？說明其經(jīng)常的用途。

答：(1)指令中直接給出了操作數(shù)（或指令格式為：OP立即數(shù)）

(2)立即尋址方式可用來提供常數(shù)，設(shè)置初值等。

?

52.在指令的尋址方式中，設(shè)Rx為變址寄存器，Rb為基址寄存器，PC為程序計(jì)數(shù)器。試根據(jù)下表中各種尋址方式下有效地址（E）的算式，寫出相應(yīng)的尋址方式名稱。

尋址方式名稱	有效地址算式
?	E＝D
?	E＝（D）
?	E＝（PC）±D
?	E＝（Rx）＋D
?	E＝(Rb)＋D

答：

尋址方式名稱	有效地址算式
立即數(shù)尋址	E＝D
直接尋址	E＝（D）
相對(duì)尋址	E＝（PC）±D
變址尋址	E＝（Rx）＋D
基址尋址	E＝(Rb)＋D

53.計(jì)算機(jī)中常用的尋址方式有哪些？其中哪些尋址速度較快？哪些速度較慢？

答：常用的尋址方式有：立即數(shù)尋址、直接尋址、間接尋址、寄存器直接尋址、寄存器間接尋址、基址尋址、變址尋址、相對(duì)尋址。
其中，立即數(shù)尋址方式速度最快，其次是寄存器直接尋址、直接尋址、寄存器間接尋址、間接尋址；
基址尋址、變址尋址和相對(duì)尋址方式因?yàn)橐ㄟ^加法運(yùn)算才能得到數(shù)據(jù)的有效地址，因此速度比較慢一些。

?

54.指令兼容有哪些的優(yōu)缺點(diǎn)？什么是向上兼容？

答：最主要優(yōu)點(diǎn)：軟件兼容；最主要缺點(diǎn)：指令字設(shè)計(jì)不盡合理，指令系統(tǒng)過于龐大。

向上兼容：新機(jī)器可以兼容舊機(jī)器的所有軟件，但舊機(jī)器不能兼容新機(jī)器上開發(fā)的軟件。

?

55.什么是指令系統(tǒng)兼容和指令系統(tǒng)向上兼容？討論兼容的優(yōu)缺點(diǎn)。

答：兩種計(jì)算機(jī)的指令系統(tǒng)完全相同，稱之為指令系統(tǒng)兼容。

在研制系列計(jì)算機(jī)的新型號(hào)或高檔產(chǎn)品時(shí)，指令系統(tǒng)可以有較大的擴(kuò)充，但仍保留原來機(jī)種的全部指令，稱之為指令系統(tǒng)向上兼容。

兼容機(jī)的軟件可以相互交互使用，因此軟件也是兼容的。指令系統(tǒng)向上兼容則可將原有軟件不作修改就可再新型號(hào)或高檔產(chǎn)品上繼續(xù)運(yùn)行，稱之為軟件向上兼容。其優(yōu)點(diǎn)是可以保護(hù)用戶在軟件上的投資，缺點(diǎn)是指令系統(tǒng)越來越龐大，新機(jī)種要保留原有機(jī)種的全部指令，即使是這些指令在新編寫的程序中根本不使用。

?

56.RISC指令系統(tǒng)有何特點(diǎn)？

答：指令種類少，選用使用頻率比較高的指令，指令功能較簡(jiǎn)單，指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少。CPU中設(shè)置較多的寄存器。一般指令的操作數(shù)都在寄存器中，只有l(wèi)oad和store指令訪問存儲(chǔ)器，可以減少訪存次數(shù)。

?

57.討論RISC和CISC在指令系統(tǒng)方面的主要差別。

答：（1）優(yōu)先選取使用頻率最高的一些簡(jiǎn)單指令，以及一些很有用但不復(fù)雜的指令。避免復(fù)雜指令。

（2）指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少。指令之間各字段的劃分比較一致，各字段的功能也比較規(guī)整。

（3）只有取數(shù)/存數(shù)指令（load/store）訪問存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。

（4）CPU中通用寄存器數(shù)量相當(dāng)多。算術(shù)邏輯運(yùn)算指令的操作數(shù)都在通用寄存器中存取。

?

58.簡(jiǎn)答CPU控制執(zhí)行一條ADD指令的過程。

答：CPU控制執(zhí)行一條ADD指令的過程為：首先將程序計(jì)數(shù)器PC的內(nèi)容送到地址寄存器AR中；程序計(jì)數(shù)器內(nèi)容加1，為取下一條指令做好準(zhǔn)備；地址寄存器內(nèi)容被放到地址總線上；所選存儲(chǔ)單元的內(nèi)容經(jīng)過數(shù)據(jù)總線，傳送到數(shù)據(jù)緩沖寄存器DR；緩沖寄存器的內(nèi)容傳送到指令寄存器IR；指令寄存器中的操作碼被譯碼或測(cè)試；CPU識(shí)別出指令A(yù)DD；CPU將指令寄存器中的地址碼部分裝入到地址寄存器；將地址寄存器中的操作數(shù)的地址發(fā)送到地址總線上；由存儲(chǔ)單元讀出操作數(shù)，并經(jīng)過數(shù)據(jù)總線傳送到數(shù)據(jù)緩沖寄存器。執(zhí)行加操作：由數(shù)據(jù)緩沖寄存器來的操作數(shù)送往ALU的一個(gè)輸入端，已等候在累加器內(nèi)的另一個(gè)操作數(shù)送往ALU的另一個(gè)輸入端，于是ALU將兩數(shù)相加，并將結(jié)果保存到累加寄存器中，同時(shí)置狀態(tài)寄存器。

?

59.如果一條指令的執(zhí)行過程分為取指令、指令分析、指令執(zhí)行3個(gè)子過程，且這3個(gè)子過程的延遲時(shí)間都相等，圖1和圖2分別指出指令的順序執(zhí)行方式和指令的流水執(zhí)行方式，請(qǐng)分析這兩種執(zhí)行方式的特點(diǎn)及優(yōu)缺點(diǎn)。

?

答：順序方式：
特點(diǎn)：各指令是順序執(zhí)行的，一條指令執(zhí)行結(jié)束后另一條指令才可執(zhí)行；
優(yōu)點(diǎn)：控制簡(jiǎn)單；
缺點(diǎn)：速度慢。
流水方式：指令與指令之間存在并行執(zhí)行部分，雖不能縮短一條指令的執(zhí)行時(shí)間，但可縮短一段指令的執(zhí)行時(shí)間。另外，存在資源相關(guān)、數(shù)據(jù)相關(guān)及控制相關(guān)問題。
優(yōu)點(diǎn)：速度快；
缺點(diǎn)：控制復(fù)制，存在資源相關(guān)、數(shù)據(jù)相關(guān)及控制相關(guān)問題。

?

60.一條加法指令的指令格式如下圖所示：

其中，rs，rd，rs1為通用寄存器地址；imm（或disp）為立即數(shù)（或位移量）。
加法指令執(zhí)行功能：將寄存器（rs）中的一個(gè)數(shù)與存儲(chǔ)器中的一個(gè)數(shù)（其地址為（rs1）+disp）相加，結(jié)果放在寄存器rd中，rs與rd為同一個(gè)寄存器。
該加法指令的執(zhí)行需要四個(gè)機(jī)器周期，其時(shí)間安排如下圖：

請(qǐng)分析該加法指令執(zhí)行的全過程。

答：加法指令的執(zhí)行過程為：
（1）取指令：
?????a）根據(jù)程序計(jì)數(shù)器PC的值，到存儲(chǔ)器中取指令，并將指令送入指令寄存器中；
?????b）在指令寄存器中，指令被分為操作碼和地址碼兩部分，操作碼部分送入指令譯碼器進(jìn)行譯碼；
?????c）程序計(jì)數(shù)器PC+1，為取下一條指令做好準(zhǔn)備。
（2）計(jì)算操作數(shù)地址：
?????a）將rs1寄存器的內(nèi)容與disp送入ALU進(jìn)行加法運(yùn)算；
?????b）相加所得結(jié)果為操作數(shù)的有效地址，將有效地址送入地址寄存器。
（3）到存儲(chǔ)器取數(shù)：
?????a）將地址寄存器的內(nèi)容送入地址總線；
?????b）從存儲(chǔ)器中取出操作數(shù)送入數(shù)據(jù)寄存器。
（4）進(jìn)行加法運(yùn)算：
?????a）將rs的內(nèi)容和數(shù)據(jù)寄存器中的數(shù)據(jù)送入ALU進(jìn)行加法運(yùn)算；
?????b）將運(yùn)算結(jié)果送入結(jié)果寄存器（rd），置狀態(tài)寄存器的狀態(tài)位。

?

61.CPU中有哪些主要的寄存器？

答：數(shù)據(jù)緩沖寄存器(DR)、指令寄存器(IR)、程序計(jì)數(shù)器(PC)、地址寄存器(AR)、累加器寄存器(AC)與通用寄存器、狀態(tài)寄存器(或PSW)

?

62.CPU結(jié)構(gòu)如下圖所示，其中有一個(gè)累加寄存器AC、一個(gè)狀態(tài)條件寄存器和其它4個(gè)寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。要求：
（1）標(biāo)明圖中a，b，c，d這4個(gè)寄存器的名稱。
（2）簡(jiǎn)述指令從主存取出到產(chǎn)生控制信號(hào)的數(shù)據(jù)通路。
（3）簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。

?

答：（1）已知AC為累加器，ALU為算術(shù)邏輯運(yùn)算部件。其輸入的2個(gè)數(shù)來源為（AC）和（a）。運(yùn)算結(jié)果送AC。主存M與CPU之間的連線有地址線與數(shù)據(jù)線，其中地址線的信息僅從CPU傳送到主存，數(shù)據(jù)則允許雙方向傳送，由此可見，a與c分別是主存的數(shù)據(jù)寄存器MDR和地址寄存器MAR。MDR和MAR一般設(shè)置在主存中。在CPU中必須有一個(gè)程序計(jì)數(shù)器PC和指令寄存器IR。PC送地址到地址寄存器，并有自動(dòng)+1的功能，因此d寄存器為PC。IR接收從主存來的指令，并控制微操作信號(hào)發(fā)生器，因此b寄存器是IR。IR向PC傳送的是轉(zhuǎn)移地址（當(dāng)轉(zhuǎn)移時(shí)，IR的地址碼字段存放的是轉(zhuǎn)移地址）。

（2）指令地址從d（PC）送到c（地址寄存器MAR），數(shù)據(jù)從主存送到b（指令寄存器IR）。

（3）讀寫地址由b（IR的地址段）→c（地址寄存器MAR），讀時(shí)數(shù)據(jù)從主存→a（MDR）→ALU→AC；寫時(shí)數(shù)據(jù)從AC→a（MDR）→主存。

?

63.程序和微程序、機(jī)器指令和微指令、主存儲(chǔ)器和控制存儲(chǔ)器這幾個(gè)概念有何區(qū)別？

答：（1）程序和微程序。程序是由程序員編寫的，由指令組成，而微程序是用來控制指令的執(zhí)行，它是由微指令組成的。

（2）機(jī)器指令和微指令。機(jī)器指令是把程序員編寫的程序經(jīng)編譯后成為機(jī)器能執(zhí)行的以二進(jìn)制碼形式表示的指令；在微程序控制的計(jì)算機(jī)中通過執(zhí)行一串微指令完成一條機(jī)器指令的功能。

（3）主存儲(chǔ)器和控制存儲(chǔ)器。主存儲(chǔ)器用來存放程序和數(shù)據(jù)。在運(yùn)行程序時(shí)，CPU從主存儲(chǔ)器取指令和存取數(shù)據(jù)，一般由隨即存儲(chǔ)器RAM組成。控制存儲(chǔ)器用來存放微程序，用以解釋指令的執(zhí)行，一般由只讀存儲(chǔ)器ROM組成。

?

64.微程序控制器與硬布線控制器相比較的主要優(yōu)缺點(diǎn)是什么？

答：微程序設(shè)計(jì)方法類似于程序，其優(yōu)點(diǎn)是容易設(shè)計(jì)、容易修改、容易排除錯(cuò)誤，從而方便地實(shí)現(xiàn)操作復(fù)雜地指令和實(shí)現(xiàn)新功能、增加新指令、縮短設(shè)計(jì)周期，但是由于實(shí)現(xiàn)一條指令要多次從控制存儲(chǔ)器取微指令，所以處理一條指令地速度沒有硬布線控制器快。

硬布線控制器在設(shè)計(jì)復(fù)雜指令系統(tǒng)的計(jì)算機(jī)時(shí)比較難，因?yàn)樾枰獙懗龈鱾€(gè)操作命令的表達(dá)式，又經(jīng)過了簡(jiǎn)化，假如發(fā)現(xiàn)設(shè)計(jì)有錯(cuò)，修改起來極為困難，導(dǎo)致設(shè)計(jì)周期的延長(zhǎng)，而且很難更改指令的功能或增加新指令。

由于以上特點(diǎn)RISC采用硬布線控制器，CISC采用微程序控制器。

?

65.由M1、M2構(gòu)成的二級(jí)存儲(chǔ)體系中，若CPU訪問的內(nèi)容已在M1中，則其存取速度為T1；若不在M1中，其存取速度為T2.現(xiàn)設(shè)H為命中率（CPU能從M1中直接獲取信息的比率），問：
（1）該存儲(chǔ)體系的平均存取時(shí)間TA的計(jì)算公式是什么？
（2）命中率H越大，TA越接近于哪一級(jí)存儲(chǔ)器速度？

答：（1）TA＝H×T1＋（1－H）×T2

H越大，1-H越小，故TA越接近M1的存取速度T1

?

66.采用存儲(chǔ)器的分級(jí)結(jié)構(gòu)如何解決了存儲(chǔ)器的三大因素之間的矛盾？

答：存儲(chǔ)器的分級(jí)結(jié)構(gòu)使得主－輔兩級(jí)存儲(chǔ)結(jié)構(gòu)建立在存儲(chǔ)器件分級(jí)且存儲(chǔ)信息性質(zhì)分級(jí)的基礎(chǔ)上；主存容量因其價(jià)格受到限制，設(shè)立了大容量輔存解決了在盡可能低的價(jià)格下的容量問題；大容量的低速輔助存儲(chǔ)器可以通過高速主存與CPU交換信息，不僅使計(jì)算機(jī)得到合理分配，而且CPU的高速效能仍能得到充分發(fā)揮；主－輔兩級(jí)存儲(chǔ)結(jié)構(gòu)形成一個(gè)整體，速度接近于主存，容量是輔存，價(jià)格接近輔存，可以較好地統(tǒng)一協(xié)調(diào)了容量、速度、價(jià)格三者之間的矛盾。

?

67.請(qǐng)比較說明三級(jí)存儲(chǔ)體系中cache—主存和主存—輔存這兩個(gè)存儲(chǔ)層次的相同點(diǎn)和不同點(diǎn)。

答：在cache和主存之間及主存和輔存之間分別有輔助硬件及輔助軟硬件負(fù)責(zé)信息的調(diào)度，以便各級(jí)存儲(chǔ)器能夠組成有機(jī)的三級(jí)存儲(chǔ)體系。cache和主存構(gòu)成了系統(tǒng)的內(nèi)存，而主存和輔存依靠輔助軟硬件的支持構(gòu)成了虛擬存儲(chǔ)器。
相同點(diǎn)：
出發(fā)點(diǎn)相同：二者都是為了提高存儲(chǔ)系統(tǒng)的性能價(jià)格比而構(gòu)造的層次性存儲(chǔ)體系，都力圖使存儲(chǔ)系統(tǒng)的性能接近高速存儲(chǔ)器，而價(jià)格接近低速存儲(chǔ)器；
原理相同：都是利用了程序運(yùn)行時(shí)的局部性原理，把最近常用的信息塊從相對(duì)低速而大容量的存儲(chǔ)器調(diào)入相對(duì)高速而小容量的存儲(chǔ)器。
不同點(diǎn)：
目的不盡相同：cache主要解決主存與CPU的速度差異問題；兒輔存主要解決存儲(chǔ)容量問題；
數(shù)據(jù)通路不同：CPU與cache和主存直接均有直接訪問通路，cache不命中時(shí)可直接忙問主存；而輔存與CPU之間不存在直接的數(shù)據(jù)通路，當(dāng)主存不命中時(shí)只能通過調(diào)頁(yè)解決，CPU最終還是要訪問主存；
透明性不同：cache的管理完全由硬件完成，對(duì)系統(tǒng)程序員和應(yīng)用程序員均透明；虛擬管理由軟件（操作系統(tǒng)）和硬件共同完成，對(duì)系統(tǒng)程序員不透明，對(duì)應(yīng)用程序員透明；
對(duì)未命中的敏感度不同：由于主存的存取時(shí)間是cache的5—10倍，而輔存的存取時(shí)間是主存的上千倍，故虛存未命中時(shí)更敏感，系統(tǒng)性能損失更大。

?

68.在計(jì)算機(jī)中為何設(shè)置多層次的存儲(chǔ)系統(tǒng)？經(jīng)常可見的三層存儲(chǔ)系統(tǒng)的情況如何？

答：隨著計(jì)算機(jī)應(yīng)用、操作系統(tǒng)和CPU的發(fā)展，主存儲(chǔ)器的速度和容量已跟不上客觀的要求，因此希望在計(jì)算機(jī)的體系結(jié)構(gòu)上有所突破。衡量計(jì)算機(jī)存儲(chǔ)器有3個(gè)指標(biāo)：速度、容量和價(jià)格/位。一般來講，速度高的存儲(chǔ)器，價(jià)格/位也高，在計(jì)算機(jī)中安裝有多種類型存儲(chǔ)器，相互配合，可以取得較理想的綜合指標(biāo)。

由于CPU和主存之間存在一定的速度差異，為了彌補(bǔ)主存速度的不足，在CPU和主存之間設(shè)置了高速緩沖存儲(chǔ)器（Cache），以此來解決主存存取速度的不足。由于主存的容量有限，因此設(shè)置了輔助存儲(chǔ)器，來彌補(bǔ)主存容量的不足。于是就構(gòu)成了三層次的存儲(chǔ)系統(tǒng)：cache-主存儲(chǔ)器-輔助存儲(chǔ)器。

在三層存儲(chǔ)系統(tǒng)中，CPU取指或取數(shù)時(shí)，先訪問Cache，如果指令或數(shù)據(jù)不在Cache中，再到主存中去取，取來后同時(shí)送CPU和Cache；如果指令或數(shù)據(jù)在Cache中，則從Cache中取，不再訪問主存；如果指令或數(shù)據(jù)也不在主存中，則由操作系統(tǒng)將包含所需指令或數(shù)據(jù)的信息塊調(diào)到主存，然后再執(zhí)行取指或取數(shù)據(jù)操作。

三層次存儲(chǔ)系統(tǒng)在理想情況下，其最高速度取決于Cache的速度，而其存儲(chǔ)容量則由輔助存儲(chǔ)器決定，系統(tǒng)的價(jià)格/位接近于輔存的價(jià)格/位。

?

69.多級(jí)存儲(chǔ)體系中，
（1）引入Cache是為了解決什么問題？
（2）引入Cache的理論依據(jù)是什么？
（3）采用哪些方法來保證在寫入時(shí)使Cache與主存兩者的內(nèi)容一致？

答：（1）為了解決主存與CPU之間的速度差異，或主存速度不足問題；

（2）理論依據(jù)是程序訪問的局部性原則；

（3）可以采用寫直達(dá)法、回寫法、主存監(jiān)控法和設(shè)置不可Cache區(qū)幾種方法。

70.計(jì)算機(jī)存儲(chǔ)系統(tǒng)分哪幾個(gè)層次？每一層次主要采用什么存儲(chǔ)介質(zhì)？其存儲(chǔ)容量和存取速度的相對(duì)值如何變化？

答：計(jì)算機(jī)存儲(chǔ)系統(tǒng)層次為：cache――主存――輔存，或：寄存器組――cache――主存――輔存。

存儲(chǔ)介質(zhì)分別為：寄存器――電路；cache――SRAM；主存――DRAM；輔存――磁表面存儲(chǔ)

容量由小到大，速度由高到低。

?

71.為什么DRAM芯片的地址一般要分兩次接收？

答：當(dāng)芯片容量增大時(shí)，其地址線數(shù)量相應(yīng)增加，分兩次接收地址可將地址線的數(shù)量減少一半。引出端多，芯片面積大。

?

72.什么是虛擬存儲(chǔ)器？

答：操作系統(tǒng)的形成和發(fā)展有可能讓程序員擺脫主存和輔存之間數(shù)據(jù)調(diào)度問題的困擾，在“輔助硬件”的配合下，通過軟件和硬件相結(jié)合，把主存和輔存統(tǒng)一成了一個(gè)整體，在系統(tǒng)中，應(yīng)用程序員可用機(jī)器指令地址碼對(duì)整個(gè)程序統(tǒng)一編址，如同程序員具有對(duì)應(yīng)這個(gè)地址碼寬度的全部空間一樣。該空間可以比主存實(shí)際空間大得多，以致可以存得下整個(gè)程序。這種指令地址碼稱為虛擬地址或邏輯地址，其對(duì)應(yīng)的存儲(chǔ)容量稱為虛存容量或虛存空間；而把實(shí)際主存的地址稱為物理地址、實(shí)（存）地址，其對(duì)應(yīng)的存儲(chǔ)容量稱為主存容量、實(shí)存容量或?qū)?#xff08;主）存空間。

?

73.什么是Cache的命中率？

答：在Cache—主存儲(chǔ)器—輔助存儲(chǔ)器的三級(jí)存儲(chǔ)系統(tǒng)中，當(dāng)CPU訪問存儲(chǔ)器時(shí)，如果被訪問的對(duì)象在Cache中，叫做命中，Cache命中的次數(shù)與訪問存儲(chǔ)器總次數(shù)的比例稱為Cache命中率。

當(dāng)CPU訪問存儲(chǔ)器時(shí)，如果被訪問的對(duì)象在主存中，叫做存儲(chǔ)器命中，否則需啟動(dòng)操作系統(tǒng)，將有關(guān)的頁(yè)面（頁(yè)式管理或段頁(yè)式管理）或段（段式管理）從輔存調(diào)入主存。

由于存儲(chǔ)的局部性原理的存在，Cache的命中率和存儲(chǔ)器的命中率都是很高的。

?

74.Cache的寫入方法有哪機(jī)種？

答：Cache中保持的字塊是主存中相應(yīng)字塊的一個(gè)副本，如果要對(duì)該字塊進(jìn)行寫操作，就會(huì)遇到如何保持Cache與主存數(shù)據(jù)的一致性問題。

當(dāng)命中的情況下，有兩種寫入方法：

（1）寫回法：暫時(shí)只向Cache寫入，并用修改標(biāo)志加以標(biāo)注，直到經(jīng)過修改的字塊從Cache中被替換出來時(shí)才修改（寫入）主存。其優(yōu)點(diǎn)是某些中間結(jié)果可暫時(shí)保存著Cache中，減少訪問主存的次數(shù)。其缺點(diǎn)是Cache中的數(shù)據(jù)可能與其相應(yīng)主存中的數(shù)據(jù)不一致，這樣在取數(shù)命中時(shí)要檢查Cache的修改標(biāo)志（當(dāng)DMA外部設(shè)備訪問存儲(chǔ)器時(shí)），以確定是從Cache取數(shù)或者是從存儲(chǔ)器取數(shù)。

（2）寫直達(dá)法：同時(shí)寫入Cache和主存。其優(yōu)缺點(diǎn)正好和寫回法相反。由于每次寫入時(shí)無論是否命中，都要向主存寫入，其結(jié)果相當(dāng)于降低了數(shù)據(jù)的命中率。

當(dāng)不命中的情況下，或者外部設(shè)備向存儲(chǔ)器寫入時(shí)，往往只寫入主存，不寫入Cache。

?

75.Cache的命中率與哪些因素有關(guān)？

答：在其它因素不變的情況下，cache容量大，命中率高；

塊的大小要適中，其對(duì)命中率的影響與執(zhí)行的程序有關(guān)；

在地址映像方面，全相聯(lián)的命中率最高，但因所需硬件太多，一般不采用，直接映像命中率最低，但是簡(jiǎn)單，比較理想的是組相聯(lián)；

在替換算法方面，LRU替換算法的命中率高于FIFO或隨機(jī)替換算法。

?

76.虛擬存儲(chǔ)器的主要特點(diǎn)是什么？

答：（1）用戶可以用比主存大得多的存儲(chǔ)空間編寫程序，而不必考慮如何在主存和輔存中傳遞數(shù)據(jù)；

（2）CPU每次訪存時(shí)，都要經(jīng)過虛擬地址轉(zhuǎn)換成物理地址的過程。如果訪存內(nèi)容不在主存中，計(jì)算機(jī)會(huì)自動(dòng)將數(shù)據(jù)塊從輔存調(diào)到主存。主存被替換時(shí)要注意該數(shù)據(jù)塊是否被寫入（或）修改過，是的話要先將其內(nèi)容寫入輔存，然后再被替換。

（3）上述過程是在軟件（操作系統(tǒng)）和硬件配合下完成的，對(duì)用戶是透明的。

?

77.下表中所示的是運(yùn)行過程中一個(gè)虛擬存儲(chǔ)器與主存之間的地址對(duì)應(yīng)表。請(qǐng)問：
（1）邏輯地址代碼的頁(yè)號(hào)為010的某個(gè)數(shù)據(jù)，在主存中能否找到？若能找到，其物理地址代碼的頁(yè)號(hào)是什么？
（2）若有一個(gè)數(shù)據(jù)的邏輯頁(yè)號(hào)為100，另一個(gè)數(shù)據(jù)的邏輯頁(yè)號(hào)為101。則這兩個(gè)數(shù)據(jù)現(xiàn)在是否都存入主存的頁(yè)號(hào)為10的存區(qū)中？

邏輯地址代碼的頁(yè)號(hào)為010的某個(gè)數(shù)據(jù)，在主存中能否找到

答：（1）在主存中能找到，其物理地址代碼的頁(yè)號(hào)是11；

（2）不是，只有邏輯頁(yè)號(hào)為100的數(shù)據(jù)存入主存頁(yè)號(hào)為10的存區(qū)中。

?

78.設(shè)虛擬存儲(chǔ)器的地址對(duì)應(yīng)表如下表。試問：
（1）若有一數(shù)據(jù)的邏輯地址的頁(yè)號(hào)為001，那么該數(shù)據(jù)在內(nèi)存中能找得到嗎？如能，其物理頁(yè)號(hào)是多少？
（2）若另一數(shù)據(jù)的邏輯地址的頁(yè)號(hào)為010，那么該數(shù)據(jù)在內(nèi)存中能找得到嗎？如能，其物理頁(yè)號(hào)是多少？
（3）若內(nèi)存中某數(shù)據(jù)的物理頁(yè)號(hào)是11，那么其邏輯頁(yè)號(hào)應(yīng)是多少？

邏輯頁(yè)號(hào)	有效位	物理頁(yè)號(hào)
000	0	01
001	1	10
010	0	00
011	0	11
100	1	00
101	0	10
110	1	11
111	1	01

答：（1）能找到，其物理頁(yè)號(hào)為10；

（2）不能找到；

（3）其邏輯頁(yè)號(hào)為110。

?

79.下表中所示的是運(yùn)行過程中一個(gè)虛擬存儲(chǔ)器與主存之間的地址對(duì)應(yīng)表。
（1）如邏輯地址代碼為1011010101010的數(shù)據(jù)，在主存中能否找到？若能找到，其物理地址代碼是什么？
（2）如邏輯地址代碼為1100101010101的數(shù)據(jù)，在主存中能否找到？若能找到，其物理地址代碼是什么？
（3）物理地址代碼為110100100100的數(shù)據(jù)，其邏輯地址代碼是什么？

邏輯頁(yè)號(hào)	有效位	物理頁(yè)號(hào)
000	0	11
001	0	01
010	1	11
011	1	00
100	0	01
101	1	10
110	0	00
111	1	10

答：（1）能找到，其物理地址代碼是101010101010；

（2）不能找到；

（3）其邏輯地址代碼是0100100100100。

?

80.試將硬盤、軟盤、磁帶、光盤等外存的訪問時(shí)間、數(shù)據(jù)傳輸率按大小（或高低）排序，并列出各外存突出的優(yōu)缺點(diǎn)、適用場(chǎng)合及共同的發(fā)展趨勢(shì)。

答：訪問時(shí)間由少到多、數(shù)據(jù)傳輸率由高到底的順序，都是硬盤、光盤、軟盤、磁帶；

突出的優(yōu)點(diǎn)：硬盤速度快，光盤和軟盤盤片可替換，磁帶容量大、便宜且磁帶可替換；

適用場(chǎng)合：硬盤是主存的后援，光盤存資料、文獻(xiàn)檔案，支持多媒體技術(shù)，磁帶做為海量后備，軟盤用于輸入輸出傳遞及小容量備份。

?

81.以下六種常用的存儲(chǔ)器，寄存器組、主存、高速緩存cache、磁帶存儲(chǔ)器、軟磁盤和硬磁盤，請(qǐng)回答下列問題：
（1）按存儲(chǔ)容量排出順序（從小到大）
（2）按讀寫時(shí)間排出順序（從快到慢）

答：（1）按存儲(chǔ)容量排出順序（從小到大）：

寄存器組――cache――主存、軟磁盤――硬盤――磁帶

（2）按讀寫時(shí)間排出順序（從快到慢）

寄存器組――cache――主存――硬盤――軟磁盤－―磁帶

?

82.在輸入輸出系統(tǒng)的發(fā)展中出現(xiàn)了哪幾種輸入輸出方式？其中哪些主要由軟件來實(shí)現(xiàn)？哪些由硬件來實(shí)現(xiàn)？

答：輸入輸出方式的發(fā)展大致分為五種方式，即：程序控制的輸入輸出方式、中斷方式、DMA方式、輸入輸出通道方式和I/O處理機(jī)方式。其中程序控制的輸入輸出方式和中斷方式由軟件來實(shí)現(xiàn)；DMA方式、輸入輸出通道方式和I/O處理機(jī)方式由硬件來實(shí)現(xiàn)。一般小型機(jī)和微機(jī)采用前3種方式，大型機(jī)采用I/O通道控制方式或外圍處理機(jī)方式。

?

83.輸入輸出接口的基本功能是什么？

答：(1)數(shù)據(jù)緩沖，使主機(jī)與外圍設(shè)備速度匹配。

(2)數(shù)據(jù)格式轉(zhuǎn)換。

(3)提供外圍設(shè)備和接口的狀態(tài)供CPU讀取，以便了解外圍設(shè)備的工作情況。

(4)實(shí)現(xiàn)主機(jī)與外圍設(shè)備的通信聯(lián)絡(luò)。

?

84.在I/O系統(tǒng)中試比較程序直接控制方式與程序中斷方式的優(yōu)缺點(diǎn)。

答：(1)程序直接控制方式

優(yōu)點(diǎn)：硬設(shè)備接口少，控制簡(jiǎn)單。

缺點(diǎn)：并行性差，效率低；無法處理錯(cuò)誤或異常事件。

(2)中斷方式

優(yōu)點(diǎn)：CPU與I/O設(shè)備并行工作，提高了效率；

可處理異常事件，提高了機(jī)器的可靠性。多臺(tái)外設(shè)可并行工作。

缺點(diǎn)：控制相應(yīng)復(fù)雜一些，不能處理高速數(shù)據(jù)塊的傳送。

?

85.中斷控制輸入輸出較程序控制的輸入輸出有什么改進(jìn)？

答：程序控制輸入輸出方式外部設(shè)備的啟動(dòng)、停止等工作全部由CPU通過程序控制。外部設(shè)備和CPU不能同時(shí)工作，各外部設(shè)備之間也不能同時(shí)工作。雖然程序易編，程序簡(jiǎn)單，但系統(tǒng)效率很低。

程序中斷的方法在外設(shè)的接口中增設(shè)了緩沖器，使信息交換在主存和緩沖區(qū)之間進(jìn)行，中央處理機(jī)和外部設(shè)備可以同時(shí)工作。當(dāng)外部設(shè)備做好準(zhǔn)備以后再請(qǐng)求中斷CPU，因?yàn)橥獠吭O(shè)備的工作速度取決于機(jī)械動(dòng)作，它遠(yuǎn)比CPU的速度要低，因此CPU可以同時(shí)啟動(dòng)多臺(tái)外部設(shè)備使它們同時(shí)工作，而由CPU分別處理它們的中斷請(qǐng)求，這樣初步解決了CPU、主存和外部設(shè)備之間的速度匹配問題。

?

86.CPU響應(yīng)中斷應(yīng)具備哪些條件？請(qǐng)說明中斷處理過程的步驟。

答：響應(yīng)中斷的條件：

（1）在CPU內(nèi)部設(shè)置的“中斷屏蔽”觸發(fā)器必須是開放的；

（2）外設(shè)有中斷請(qǐng)求，“中斷請(qǐng)求”觸發(fā)器處于“1”狀態(tài)，保持中斷請(qǐng)求信號(hào)；

（3）外設(shè)（接口）“中斷允許”觸發(fā)器必須為“1”；

（4）CPU完成當(dāng)前指令的執(zhí)行。

中斷處理過程的步驟：

關(guān)中斷；

保存斷點(diǎn)、保存現(xiàn)場(chǎng)；

判斷中斷條件轉(zhuǎn)入中斷服務(wù)程序；

開中斷；

執(zhí)行中斷服務(wù)程序；

關(guān)中斷；

恢復(fù)現(xiàn)場(chǎng)、恢復(fù)斷點(diǎn)；

開中斷；

返回?cái)帱c(diǎn)。

?

87.請(qǐng)說明中斷接口中以下幾個(gè)觸發(fā)器的主要作用。
（1）中斷請(qǐng)求觸發(fā)器；
（2）中斷屏蔽觸發(fā)器；
（3）中斷允許觸發(fā)器；
（4）準(zhǔn)備就緒狀態(tài)觸發(fā)器；
（5）忙狀態(tài)觸發(fā)器。

答：中斷接口各觸發(fā)器的主要作用為：
（1）中斷請(qǐng)求觸發(fā)器：暫存中斷請(qǐng)求線上由設(shè)備發(fā)出的中斷請(qǐng)求信號(hào)。此標(biāo)志為“1”時(shí)表示設(shè)備發(fā)送了中斷請(qǐng)求；
（2）中斷屏蔽觸發(fā)器：CPU是否可以響應(yīng)中斷的標(biāo)志。中斷屏蔽觸發(fā)器為“0”時(shí)，CPU可以響應(yīng)外界的中斷；
（3）中斷允許觸發(fā)器：控制是否允許某設(shè)備發(fā)出中斷請(qǐng)求，為“1”時(shí)，某設(shè)備可以向CPU發(fā)送中斷請(qǐng)求；
（4）準(zhǔn)備就緒狀態(tài)觸發(fā)器：一旦設(shè)備做好一次數(shù)據(jù)的接收或發(fā)送，便發(fā)送一個(gè)設(shè)備動(dòng)作完畢信號(hào)，使觸發(fā)器標(biāo)志為“1”；
（5）忙狀態(tài)觸發(fā)器：該標(biāo)志為“1”時(shí)設(shè)備正在工作。

?

88.在單重中斷方式下（即進(jìn)入中斷處理后不再響應(yīng)其他中斷請(qǐng)求），CPU響應(yīng)中斷的步驟是那些？在多重中斷方式下CPU相應(yīng)中斷的步驟又是哪些？

答：單重中斷方式CPU響應(yīng)中斷的步驟為：

關(guān)中斷，保存現(xiàn)場(chǎng)，判斷中斷源，執(zhí)行與設(shè)備有關(guān)的中斷服務(wù)程序，恢復(fù)現(xiàn)場(chǎng)，開中斷，返回原程序。

多重中斷方式CPU響應(yīng)中斷的步驟為：

關(guān)中斷，保存現(xiàn)場(chǎng)（包括保存原中斷屏蔽字并取新屏蔽字），判斷中斷源，開中斷，執(zhí)行與設(shè)備有關(guān)的中斷服務(wù)程序，關(guān)中斷，恢復(fù)現(xiàn)場(chǎng)（包括恢復(fù)中斷屏蔽字），開中斷，返回原程序。

?

89.下圖（1）、（2）、（3）、（4）是程序中斷處理過程中進(jìn)入執(zhí)行中斷服務(wù)程序前的幾步操作，請(qǐng)分別填入適當(dāng)內(nèi)容，并說明其中（4）操作的作用。
（1）________________________________；
（2）________________________________；
（3）________________________________；
（4）________________________________；
（4）操作的作用是：
____________________________________________________________________。

?

答：（1）關(guān)中斷

（2）保存斷點(diǎn)、保存現(xiàn)場(chǎng)

（3）判別中斷源，轉(zhuǎn)入中斷服務(wù)程序

（4）開中斷

（4）操作的作用是：允許更高級(jí)的中斷請(qǐng)求得到響應(yīng)，實(shí)現(xiàn)中斷嵌套。

?

90.在下面框圖（1）、（2）、（3）中填入正確的內(nèi)容，以便完成中斷的返回操作，并說明為什么要執(zhí)行這三個(gè)操作？

?

答：（1）關(guān)中斷；

說明：進(jìn)入不可再次響應(yīng)中斷的狀態(tài)。即使有更高級(jí)的中斷源申請(qǐng)中斷，CPU頁(yè)不響應(yīng)。

（2）恢復(fù)現(xiàn)場(chǎng)、恢復(fù)斷點(diǎn)；

說明：恢復(fù)原程序中斷時(shí)的程序計(jì)數(shù)器PC的值及CPU中某些寄存器的值。

（3）開中斷；

說明：重新進(jìn)入可以響應(yīng)中斷的狀態(tài)。

?

91.某計(jì)算機(jī)系統(tǒng)共有五級(jí)中斷，其中斷響應(yīng)優(yōu)先級(jí)從高到低為1-->2-->3-->4-->5。但操作系統(tǒng)的中斷處理部分作如下規(guī)定：處理1級(jí)中斷時(shí)屏蔽2、3、4和5級(jí)中斷；處理2級(jí)中斷時(shí)屏蔽3、4、5級(jí)中斷，處理4級(jí)中斷時(shí)不屏蔽其它中斷；處理3級(jí)中斷時(shí)屏蔽4和5級(jí)中斷；處理5級(jí)中斷時(shí)屏蔽4級(jí)中斷。
試問中斷處理優(yōu)先級(jí)（從高到低）是什么？

答：中斷處理優(yōu)先級(jí)從高到低是：1-->2-->3-->5-->4

?

單總線結(jié)構(gòu)有何特點(diǎn)？計(jì)算機(jī)中采用多總線結(jié)構(gòu)的主要原因何在？

?

?

答：單總線的特點(diǎn)：分時(shí)性和共享性。單總線具有結(jié)構(gòu)簡(jiǎn)單便于擴(kuò)充等優(yōu)點(diǎn)。但由于所有數(shù)據(jù)的傳送都通過這一共享的總線，因此在此處可能成為計(jì)算機(jī)的瓶頸。另外也不允許兩個(gè)以上模塊在同一時(shí)刻交換信息，這對(duì)提高系統(tǒng)效率和充分利用子系統(tǒng)都是不利的。為了提高數(shù)據(jù)傳輸率，并解決I/O設(shè)備和CPU、主存之間傳送速率的差異，解決總線數(shù)據(jù)傳送的“瓶頸”問題，而采用多總線。

?

總結(jié)

以上是生活随笔為你收集整理的计算机组成原理-复习题2的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。