Allegro走等長線設置

• cadence PCB走等長線設置
• Cadence Allegro 走固定長度的線圖文教程及視頻演示
• Cadence 17.4 等長布線
• cadence -- 多人協作布局布線的方法

---

https://www.sohu.com/a/250499005_657253

提到繞等長的問題，就不得不說一下等長約束規則的設置了。在allegro的規則管理器里，只有你想不到的規則，沒有設置不了的。正是因為其五花八門，所以經常有很多的BUG出現，對于很多人來說，建規則會成為比較難跨越的高山。

等長規則的設置有多種不同的方法，有傻白甜型，有端方君子型，有腹黑高冷型，總有一款適合你的。

1 做人從傻白甜開始

望文生義，傻白甜就是操作簡單，結果盡如人意的意思了。這種方法幾乎是一步到位的，選中目標網絡，單擊右鍵，直接創建Match Group，然后取個好聽又好記的名字，如下圖。

至此，我們的萬里長征就要成功了，只剩下最后一步了，添加等長范圍。在Match Group行，tolerance那里改成想要的等長范圍，然后回車，等長規格就這么簡單粗暴的設置好了。

2 端方君子，心之所向

對于簡單的點對點的拓撲，傻白甜能起到相應的作用，但是對于一些比較復雜的拓撲結構，可能就收效甚微了，這時候就需要我們的君子登場了。

為什么說這種方法是端方君子型呢，主要是因為它一步一步，有理有據，按照步驟試一下的話，就會覺得，原來如此，建等長規則還是比較簡單的。下面就是動作分解了，首先選中目標網絡，建立net group。

建立net group后，選中建立的net group，單擊右鍵，選擇SigXploer命令，打開SigXploe，也可以選擇單個網絡打開SigXploe，網絡的拓撲顯示如下。

拓撲正確之后，就可以按照下圖步驟，建立想要的等長規則了。一步步完成之后，是不是感覺真的很美好呢？

3 腹黑高冷才是真絕色

然而，也有君子搞不定的時候，因為畢竟不是所有的BUG都是光明正大的陽謀，讓你可以知道怎么去改正，就像拓撲連接不正確時，可以通過給阻容器件賦模型來解決。有的BUG就像避無可避的陰謀詭計，比如無法打開SigXploer，器件模型出問題等，無處著手時，這時候就需要劍走偏鋒，腹黑的方法才能夠一招致勝。這次直接選擇網絡建立pin Pair，不管什么拓撲錯誤或是其他，直接避過，建立點對點的連接， 這也正是高冷風范，不管什么BUG，都是“我不聽，我不聽”。

然后再選擇目標pin Pair，直接建立Match Group。建立Match Group之后的步驟，就要問傻白甜了。

建立等長規則的方法有多種，不管遇上什么樣的BUG,都會有方法去解決。

---

http://bbs.eeworld.com.cn/thread-480717-1-1.html

---

cadence PCB走等長線設置

https://blog.csdn.net/weixin_41623723/article/details/105449677

---

Cadence Allegro 走固定長度的線圖文教程及視頻演示

---

https://yingxiaoer.blog.csdn.net/article/details/122094979

在PCB設計中，為了滿足時序的要求，有的信號線會要求線長在某個范圍內。本文詳細介紹走一條50mm的線，誤差0.5mm的方法。
第1步：在約束管理器中設置線長和誤差
單擊“Cmgr圖標”打開約束管理器

設置RF_IN1（需要走的固定長度線名稱）的最小最大線長分別為50mm和50.5mm

第2步：打開“allegro_dynam_timing動態延遲顯示”功能
執行“Setup→User Preferences”打開用戶偏好設置窗口

勾選“allegro_dynam_timing”選項

第3步：完成走線
走線過程中關注“Dly”是否變成綠色（變成綠色代表）

走線接近完成時“Dly”還差17.755mm才能達到50mm的長度。需要蛇形走線繞線達到長度要求。
點擊“delay tune”圖標然后配置蛇形走線類型，線距，轉角等信息，進行蛇形走線，直到Dly變成綠色（Dly數值在誤差0.5mm以內）

---

Cadence 17.4 等長布線

---

https://blog.csdn.net/weifengdq/article/details/105585203

設置分組
需要等長的線比較多時, 可以設置分組, 省去一些設置:

分析長度
連接QSPI_Flash或者TF卡之類的, 引腳比較分散, 又需要等長, 如果事先已經連好, 可以從中選出一根最長的作為參考, 如何查看長度? 打開約束管理器Cmgr -> Analyze -> Analysis Mode:

勾上Electrical -> Total etch length, 選擇On:

Cmgr -> Electrical -> Total etch length, DSN工程右鍵開始分析:

布線長度就出來了.

設置傳播延時
Cmgr -> Electrical -> Min/Max Propagation Delays, 把上面的最大長度減去一個誤差(比如100mil)作為Prop Delay的最小值(Min), 然后可以把最大長度作為最大值(Max):

拉蛇形線
拉蛇形線, 注意右下角, 變紅表示超出上面設置范圍, 變綠表示可以:

其他設置
Setup -> User Preference:

下面那個可以在布線的時候實時顯示長度。

---

cadence – 多人協作布局布線的方法

---

https://blog.csdn.net/weixin_33698823/article/details/86271388?spm=1001.2101.3001.6650.5&utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7ERate-5.pc_relevant_paycolumn_v3&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7ERate-5.pc_relevant_paycolumn_v3&utm_relevant_index=7

總結

以上是生活随笔為你收集整理的Allegro走等长线设置的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。