总线式布线、差分走线等布线方法
1.常規布線：不詳細說了，是個人就知道怎么弄。需要說明的是在布線過程中，可按小鍵盤的*鍵或大鍵盤的數字2鍵添加一個過孔；按L鍵可以切換布線層；按數字3可設定最小線寬、典型線寬、最大線寬的值進行切換。
2. 總線式布線：通俗的講就是多條網絡同事布線的問題。具體方法是，按住SHIFT，然后依次用光標移到要布線的網絡，點擊鼠標左鍵即可選中一條網絡，選中所需的所有網絡以后，單擊工具欄匯的總線布線圖標，在被選網絡中任意單擊即可開始多條網絡同時布線。布線過程中可以按鍵盤上左右尖括號<>調節線間距。
3.差分對布線：差分網絡是兩條存在耦合的傳輸線，一條攜帶信號，另一條則攜帶它的互補信號。使用差分對布線前要對設定差分對網絡進行設置。設置可以在原理圖中設置，也可以在PCB中進行設置。
a 原理圖中添加差分對規則： 在命名差分對網絡時，必須保證網絡名的前綴是一樣的，后綴中用下劃線帶一個N和一個P字母即可。命名好之后點擊菜單Place-Directives-DifferntialPair命令，在差分對上放置兩個差分對圖標。單擊菜單Design-Update PCB Document ****在打開的對話框中重新傳差一次修改規則即可在PCB中進行差分對布線。
b.在PCB中添加差分對布線規則：快捷菜單PCB打開PCB面板，從面板第一欄中選擇Differential Pairs Editor,單擊add，在打開的差分對設置對話框中選定要定義成差分對的網絡，然后在Name欄內輸入一個差分對名稱單擊OK退出設置，之后就可以進行差分布線了。
單擊工具欄中的差分對布線圖標，軟件自動將網絡高亮顯示，在差分對網絡上單擊開始布線，布線過程中可以添加過孔、換層等操作。
4.蛇形走線：單擊工具欄中的交互式布線圖標進入交互布線，在布線過程中按鍵盤SHIFT+A即可切換到蛇形布線模式，按數字1、2鍵可調整蛇形線倒角，按3、4鍵可調節間距，按<>鍵可調節蛇形線幅度。
5.等長布線 ：Design-Classes命令，彈出類操作對話框。右鍵單擊Net Classes,左鍵單擊Add Class添加網絡類，可重命名網絡類名稱。先將等長網絡中最長的一根先布好線，并盡量短，其他線布盡量的寬松。按T+R鍵單擊一根走線，再按TAB鍵，彈出等長線設置對話框，等長線的約束類型選擇From Net,選擇該網絡類中最長的那根，將其設為等長線基準，并設置好蛇形走線布線規則后即可進行等長線調節。布線完成后，按R,L輸出報告，查看網絡是否是等長。該工具還可以檢查其他已布好線的網絡長度。
6.單鍵布線：主要用于短距離的布線。點擊工具欄中交互式布線圖標，然后按住CTRL鍵，單擊要布線的網絡即可。?
補充一個添加過孔的知識點：快捷鍵是小鍵盤的*鍵。但是對于筆記本來說就要麻煩了呢，按數字2鍵，再按L鍵換層。
?
一、地線布置
1、數字地與模擬地分開。
2、接地線應盡量加粗，致少能通過3倍于印制板上的允許電流，一般應達2~3mm。
3、接地線應盡量構成死循環回路，這樣可以減少地線電位差。
二、電源線布置
1、根據電流大小，盡量調寬導線布線。
2、電源線、地線的走向應與資料的傳遞方向一致。
3、在印制板的電源輸入端應接上10~100μF的去耦電容。
三、去耦電容配置
1、去耦電容的引線不能太長，尤其是高頻旁路電容不能帶引線。
2、印制板電源輸入端跨接10~100μF的電解電容，若能大于100μF則更好。
3、每個集成芯片的Vcc和GND之間跨接一個0.01~0.1μF的陶瓷電容。如空間不允許，可為每4~10個芯片配置一個1~10μF的鉭電容。
4、對抗噪能力弱，關斷電流變化大的器件，以及ROM、RAM，應在Vcc和GND間接去耦電容。
5、在單片機復位端“RESET”上配以0.01μF的去耦電容。
四、器件配置
1、時鐘發生器、晶振和CPU的時鐘輸入端應盡量靠近且遠離其它低頻器件。
2、小電流電路和大電流電路盡量遠離邏輯電路。
3、印制板在機箱中的位置和方向，應保證發熱量大的器件處在上方。
五、功率線、交流線和信號線分開走線
功率線、交流線盡量布置在和信號線不同的板上，否則應和信號線分開走線。
六、其它原則
1、布線時各條地址線盡量一樣長短，且盡量短。
2、總線加10K左右的上拉電阻，有利于抗干擾。
3、PCB板兩面的線盡量垂直布置，防相互干擾。
4、去耦電容的大小一般取C=1/F，F為數據傳送頻率。
5、不用的管腳通過上拉電阻（10K左右）接Vcc，或與使用的管腳并接。
6、發熱的元器件（如大功率電阻等）應避開易受溫度影響的器件（如電解電容等）。
7、采用全譯碼比線譯碼具有較強的抗干擾性。
為扼制大功率器件對微控制器部分數字元元電路的干擾及數字電路對模擬電路的干擾，數字地、模擬地在接向公共接地點時，要用高頻扼流環。
這是一種圓柱形鐵氧體磁性材料，軸向上有幾個孔，用較粗的銅線從孔中穿過，繞上一兩圈,這種器件對低頻信號可以看成阻抗為零,對高頻信號干擾可以看成一個電感..(由于電感的直流電阻較大,不能用電感作為高頻扼流圈)。
當印刷電路板以外的信號線相連時，通常采用屏蔽電纜。對于高頻信號和數字信號，屏蔽電纜的兩端都接地，低頻模擬信號用的屏蔽電纜，一端接地為好。 ??
對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴重的電路，應該用金屬罩屏蔽起來。鐵磁屏蔽對500KHz的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時，要注意不同材料接觸時引起的電位差造成的腐蝕。
七、用好去耦電容
集成電路電源和地之間的去耦電容有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容值是0.1μF。
這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。
1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。
每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感。要使用鉭電容或聚碳酸酯電容。
去耦電容的選用并不嚴格，可按C=1/F，即10MHz取0.1μF,100MHz取0.01μF。
在焊接時去耦電容的引腳要盡量短，長的引腳會使去耦電容本身發生自共振。例如1000pF的瓷片電容引腳長度為6.3mm時自共振的頻率約35MHz，引腳長12.6mm時為32MHz。
八、降低噪聲和電磁干擾的經驗
印刷電路板的抗干擾設計原則：
1. 可用串個電阻的辦法，降低控制電路上下沿跳變速率。
2. 盡量讓時鐘信號電路周圍的電勢趨近于0，用地線將時鐘區圈起來，時鐘線要盡量短。
3. 時鐘線垂直于I/O線比平行于I/O線干擾小。
4. I/O驅動電路盡量靠近印制板邊。
5. 閑置不用的門電路輸出端不要懸空，閑置不用的運放正輸入端要接地，負輸入端接輸出端。
6. 盡量用45°折線而不用90°折線, 布線以減小高頻信號對外的發射與耦合。
7. 元件的引腳要盡量短。
8. 石英晶振下面和對噪聲特別敏感的元件下面不要走線。
9. 弱信號電路、低頻電路周圍地線不要形成電流環路。
10. 需要時，線路中加鐵氧體高頻扼流圈，分離信號、噪聲、電源、地。
印制板上的一個過孔大約引起0.6pF的電容；一個集成電路本身的封裝材料引起2pF~10pF的分布電容；一個線路板上的接插件，有520μH的分布電感；一個雙列直插的24引腳集成電路插座，引入4μH~18μH的分布電感。
總結
以上是生活随笔為你收集整理的总线式布线、差分走线等布线方法的全部內容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： [SPOJ DQUERY] D-quer
- 下一篇： 第一阶段冲刺（第七天）