Quartus用的多，Vivado第一次用，把一些不同的步驟記下來。

快捷鍵

ctrl+/ 注釋，取消注釋
按住ctrl選列，可對這幾列進行同樣的操作。

Synthesis

number越大，綜合時占用資源越多，運行越快。

引腳配置

Synthesis后，打開schematic-IO ports，圖形化操作。配置pin和IO standard

修改完引腳后，給出提示：

這是因為只是加了些注釋，或修改了一些代碼格式，并沒有做實質上的修改。這種情況下我們并不需要重新運行綜合/實現來浪費時間。此時將Out-of-date狀態強制更新為Complete即可

在需要更改狀態的綜合/實現上右鍵->Force Up-to-Date，該命令會將NEEDS_REFRESH屬性置為False，從而狀態修改為Complete，免去重新運行的麻煩。

查看電路圖

在完成 RTL 編碼后查看 RTL ANALYSIS） 的原理圖。

RTL 分析的原理圖用邏輯門，選擇器以及觸發器來表示電路，并盡量使用代碼中的變量名表示，可以更清晰地和代碼對應。這樣一來，就知道自己的代碼會變成怎樣的電路器件，與門，非門，選擇器，加法器等等。
右鍵某個元件，在菜單中選擇 Go to Source, 可以跳轉到你代碼中的相應部分。

查看綜合或者布局布線后的原理圖。

在綜合后的原理圖中電路已經被映射到器件的 LUT 和 FF 中，并且經過了綜合器的優化。相比原先的代碼,可以說"面目全非”了。適合那些想要對著加法器，邏輯門拼命優化的朋友(暫時層次不夠)

燒寫

設置里勾選bin_file，可以生成掉電不失的.bin文件

燒寫時在工程目錄中打開.runs，找.bit文件燒寫進去。

程序的固化
選擇add configuration memory device，找到記憶器件，如

確定后，再右鍵這個器件，program configuration memory device，找到.bin文件。

總結

以上是生活随笔為你收集整理的Vivado 使用方法的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。