一、創建 Vivado 工程

1）啟動 Vivado，在 Windows 中可以通過雙擊 Vivado 快捷方式啟動；linux在終端source /tools/Xilinx/Vivado/...../settings64.sh ????vivado&

2）在 Vivado 開發環境里點擊“Create New Project”，創建一個新的工程，向導界面點擊next，填寫工程名，next

?3）工程類選擇RTL PROJECT,NEXT,目標語言可以選擇Verilog，仿真語言選混合，下一步next，

?4）Part選擇所需器件，其中speed為速度-1表示的速度等級，越大，速度越快。選好后點擊finish

5）軟件界面

?二、創建源文件

1）點擊 Project Manager 下的 Add Sources 圖標（或者使用快捷鍵 Alt+A）；

2）選擇添加或創建設計源文件“Add or create design sources”,點擊“Next”

3）選擇創建文件“Create File”，設置文件名，點擊OK,點擊finish

4)在彈出的模塊定義“Define Module”,中可以指定文件的模塊名稱“Module

name”,還可以指定一些端口，如果暫時不指定，點擊“OK”。 5）雙擊文件名，可以編輯 三、添加約束 分兩種，一種是直接編寫約束文件xdc ，文件里主要是完成管腳的約束,時鐘的約束, 以及組的約束；一種是在圖形界面上填寫。 1）圖形界面填寫 1.?點擊“Open Elaborated Design” 2.彈出窗口點擊OK.在菜單中選擇“Window -> I/O Ports”

3.在彈出的 I/O Ports 中可以看到管腳分配情況 ,然后點擊相應IO口，選出相應管腳號，電平號，類似QUARTUS和ISE操作。彈出窗口點擊OK，文件類型XDC，在工程中出現XDC文件。

4.點擊“Run Synthesis”開始綜合,點擊OK

5.綜合完成后點擊“Constraints Wizard”，設置要生成的時鐘約束，按步驟填寫，點擊finish，此時XDC文件又更新。

?2）編寫約束文件法

方法和上面創建源文件一樣，不過選擇新增約束文件

編寫約束文件。

約束文件語法：

set_property PACKAGE_PIN "引腳編號" [get_ports “端口名稱”]

set_property IOSTANDARD LVCMOS33?[get_ports “端口名稱”]

create_clock -period XX -name XX -waveform {,}?[get_ports “端口名稱”]

四、生成BIT文件

1、編譯的過程可以細分為綜合、布局布線、生成 bit 文件等，點擊Generate?Bitstream將包含（Run Synthesis-Run?Implementation-Generate? Bitstream三個過程，可以一一點擊）。

2、編譯中沒有任何錯誤，編譯完成，彈出一個對話框讓我們選擇后續操作，可以選擇。

后面專門寫一個implementation，包括布局布線，以及約束文件。中間編譯過程會可能出現錯誤，這時候靠網絡或者自己積累來解決。

“Open Hardware Manger”，當然，進行下載。

?

五、仿真 仿真可以在生成bit之前也可以在生成BIT之后進行。 步驟如下： 1）設置 Vivado 的仿真配置，右擊 SIMULATION 中 Simulation Settings。

?2）在 Simulation Settings 窗口中進行配置

3）添加激勵測試文件，點擊 Project Manager 下的 Add Sources 圖標,單擊 Next。

?

?4）編寫仿真文件，保存，因為仿真文件調用了module，此時在文件層次中仿真文件為頂層

5）點擊run_simulation,選擇合適仿真進行仿真。

?FPGA仿真分為RTL行為仿真、前仿真（不帶時延）和后仿真（帶時延），RTL行為仿真/功能仿真就是Run Behavioral Simulation，主要檢查代碼中語法錯誤以及代碼行為正確性，不含延時。綜合后的功能仿真?post-synthesis function simulation綜合后的功能仿真，post-synthesis timing simulation綜合后帶時序信息的仿真，和真實運行的時序就相差不遠了，post-implementation function simulation布線后的功能仿真，post-implementation timing simulation（布局布線后的仿真） 執行后的時序仿真 最接近真實的時序波形.

行為仿真是必須的，確保功能正確，綜合后時序仿真是必要的，排除時序問題，布局布線后仿真，解決疑難雜癥的，費時間，可以不做

六、下載。

1）在“HARDWARE MANAGER”界面點擊“Auto Connect”，自動連接設備。

?2）可以看到 JTAG 掃描到?FPGA 內核/arm核；

3）選擇芯片，右鍵“Program Device...”，點擊program進行下載

七、在線調試

1）點擊 IP Catalog，在搜索框中搜索 ila，雙擊 ILA 的 IP

?2）修改名稱為 ila，根據信號數量，設置Probes 的數量，深度，generate

3）在源文件中例化

4）生成bitstream，和上面的步驟一樣

5）下載，看到有 bit 和 ltx 文件，點擊program，燒錄，彈出調試窗口。

還有一種方法添加屬性，在源文件中要加調試的端口中前面添加屬性，如 （*MAKE_DEBUG="ture"*）output wire out;點擊綜合，綜合后點擊set up debug

?彈出對話框設置，點擊next，設置深度。重新生成bitsteam.

總結

以上是生活随笔為你收集整理的FPGA学习3-Vivado简易使用方法的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。