function函數的使用

規則:

函數必須至少含有一個輸入變量，不能有任何輸出或輸入/輸出雙向變量。

函數不能包含時鐘控制語句（如延遲#、事件控制@或者等待wait）。

函數是通過對函數名賦值的途徑返回其值的，就好比是一個寄存器。

函數不能啟動任務。

函數不能被禁用。

注意：

函數的輸入變量不能像模塊的端口那樣列在函數名后的括弧里；在聲明輸入時把這些輸入端列出即可。

如果函數包含一條以上的語句，這些語句必須包含在begin-end或fork-join塊中。

可綜合性問題：

函數每一次調用都被綜合為一個獨立的組合邏輯電路塊。

module tryfunct(clk,n,result,reset);output [31 : 0] result;input [3 : 0] n;input reset,clk;reg [31 : 0] result;always@(posedge clk) beginif(!reset)result <= 0;elsebeginresult <= n*factorial(n)/((n*2)+1);end //verilog在整數除法運算結果中不考慮余數 endfunction [31 : 0] factorial;//函數定義，返回的是一個32位的數input [3:0] operand;//輸入只有一個4位的操作數reg [3:0] index;//函數內部計數用中間變量beginfactorial = operand ? 1 : 0;//先定義操作數為零時函數的輸出為零，不為零時為1for(index = 2;index <= operand ; index = index +1)factorial = index * factorial; //表示階乘的算術迭代運算end endfunctionendmodule

歡迎關注我，關于FPGA的問題歡迎留言討論！

總結

以上是生活随笔為你收集整理的function函数的使用的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。