function函數(shù)的使用

規(guī)則:

函數(shù)必須至少含有一個(gè)輸入變量，不能有任何輸出或輸入/輸出雙向變量。

函數(shù)不能包含時(shí)鐘控制語(yǔ)句（如延遲#、事件控制@或者等待wait）。

函數(shù)是通過(guò)對(duì)函數(shù)名賦值的途徑返回其值的，就好比是一個(gè)寄存器。

函數(shù)不能啟動(dòng)任務(wù)。

函數(shù)不能被禁用。

注意：

函數(shù)的輸入變量不能像模塊的端口那樣列在函數(shù)名后的括弧里；在聲明輸入時(shí)把這些輸入端列出即可。

如果函數(shù)包含一條以上的語(yǔ)句，這些語(yǔ)句必須包含在begin-end或fork-join塊中。

可綜合性問(wèn)題：

函數(shù)每一次調(diào)用都被綜合為一個(gè)獨(dú)立的組合邏輯電路塊。

module tryfunct(clk,n,result,reset);output [31 : 0] result;input [3 : 0] n;input reset,clk;reg [31 : 0] result;always@(posedge clk) beginif(!reset)result <= 0;elsebeginresult <= n*factorial(n)/((n*2)+1);end //verilog在整數(shù)除法運(yùn)算結(jié)果中不考慮余數(shù) endfunction [31 : 0] factorial;//函數(shù)定義，返回的是一個(gè)32位的數(shù)input [3:0] operand;//輸入只有一個(gè)4位的操作數(shù)reg [3:0] index;//函數(shù)內(nèi)部計(jì)數(shù)用中間變量beginfactorial = operand ? 1 : 0;//先定義操作數(shù)為零時(shí)函數(shù)的輸出為零，不為零時(shí)為1for(index = 2;index <= operand ; index = index +1)factorial = index * factorial; //表示階乘的算術(shù)迭代運(yùn)算end endfunctionendmodule

歡迎關(guān)注我，關(guān)于FPGA的問(wèn)題歡迎留言討論！

總結(jié)

以上是生活随笔為你收集整理的function函数的使用的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。