Original address：http://www.dptel.com/cn/Service.aspx?ClassID=49
穩(wěn)定度、準(zhǔn)確度、長期穩(wěn)定度的主要區(qū)別是什么？通常人們說的穩(wěn)定度指的是溫度穩(wěn)定度，因?yàn)闇囟确€(wěn)定度是衡量晶振短期穩(wěn)定性的最主要的指標(biāo)。?
準(zhǔn)確度指的是在常溫環(huán)境下晶振的輸出頻率fx和中心標(biāo)稱頻率f0比較。公式如下：準(zhǔn)確度 = (fx- f0) / f0。 影響準(zhǔn)確度的主要因素有晶振出廠準(zhǔn)確度、溫度漂移、電壓特性、負(fù)載特性、老化漂移等。?
長期穩(wěn)定度指的是年老化率、10年老化率。Clipped Sine Wave削頂正弦波(Clipped Sine Wave)相比方波的諧波分量少很多，但驅(qū)動能力較弱，在負(fù)載10K//10PF時Vp-p為0.8Vmin。通常為SMD 7050、5032、3225使用的波形。Sine Wave

通常晶振正弦波輸出的負(fù)載阻抗為50歐姆，衡量正弦波的主要指標(biāo)為功率、Vp-p值，其對應(yīng)關(guān)系如下：?
Vrms = Vp-p /???
電平Level（dBm） = 20 Lg (Vp-p/(?)??? Z為阻抗，如50歐姆。
電平/Level（dBm）=10LgmW???
如下為常用數(shù)據(jù)列表（負(fù)載阻抗為50歐姆）

dBm	Vp-p	mW
0	0.64	1.0
3	0.91	2.0
5	1.13	3.2
7	1.41	5.0
10	2.01	10
13	2.83	20

LVDS（Low Voltage Differential Signal）

差分對輸入輸出，內(nèi)部有一個恒流源3.5-4mA，在差分線上改變方向和1來表示0。通過外部的100歐匹配電阻(并在差分線上靠近接收端)轉(zhuǎn)換為±350mV的差分電平。?
LVDS使用注意：可以達(dá)到600MHz以上，PCB要求較高，差分線要求嚴(yán)格等長，差最好不超過10mil(0.25mm)。100歐電阻離接收端距離不能超過500mil，最好控制在300mil以內(nèi)。

LVDS的應(yīng)用模式可以有四種形式可以：

• 單向點(diǎn)對點(diǎn)（pointtopoint）。??
• ?雙向點(diǎn)對點(diǎn)（pointtopoint）

????? 能通過一對雙絞線實(shí)現(xiàn)雙向的半雙工通信。?

• 多分支形式(multidrop)，

即一個驅(qū)動器連接多個接收器。當(dāng)有相同的數(shù)據(jù)要傳給多個負(fù)載時，可以采用這種應(yīng)用形式。

• 多點(diǎn)結(jié)構(gòu)（multipoint）。

此時多點(diǎn)總線支持多個驅(qū)動器，也可以采用BLVDS驅(qū)動器。它可以提供雙向的半雙工通信，但是在任一時刻，只能有一個驅(qū)動器工作。因而發(fā)送的優(yōu)先權(quán)和總線的仲裁協(xié)議都需要依據(jù)不同的應(yīng)用場合，選用不同的軟件協(xié)議和硬件方案。

LVPECLVcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V? ECL、PECL、LVPECL使用注意：不同電平不能直接驅(qū)動。中間可用交流耦合、電阻網(wǎng)絡(luò)或?qū)Ｓ眯酒M(jìn)行轉(zhuǎn)換。以上三種均為射隨輸出結(jié)構(gòu)，必須有電阻拉到一個直流偏置電壓。(如多用于時鐘的LVPECL：直流匹配時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130歐下拉。但兩種方式工作后直流電平都在1.95V左右。)PECL (Pseudo/Positive ECL)Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64VECL（Emitter Couple Logic）

ECL電路的特點(diǎn)：基本門電路工作在非飽和狀態(tài)，ECL電路具有相當(dāng)高的速度，平均延遲時間可達(dá)幾個毫微秒甚至亞毫微秒數(shù)量級。?
ECL電路的邏輯擺幅較小（僅約 0.8V ，而 TTL 的邏輯擺幅約為 2.0V ），當(dāng)電路從一種狀態(tài)過渡到另一種狀態(tài)時，對寄生電容的充放電時間將減少，這是 ECL電路具有高開關(guān)速度的重要原因。但邏輯擺幅小，對抗干擾能力不利。?
ECL電路具有很高的輸入阻抗和低的輸出阻抗。?
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。?ECL電路速度快，驅(qū)動能力強(qiáng)，噪聲小，很容易達(dá)到幾百M(fèi)Hz的應(yīng)用，但是功耗大，需要負(fù)電源。為簡化電源，出現(xiàn)了PECL(ECL結(jié)構(gòu)，改用正電壓供電)和LVPECL。?

HCMOS

HCMOS-全靜態(tài)設(shè)計(jì)、高速互補(bǔ)金屬氧化物半導(dǎo)體工藝，CMOS-互補(bǔ)金屬氧化物半導(dǎo)體。CMOS將被HCMOS所替代。

2.5V LVCMOS

Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。?
CMOS使用時應(yīng)注意：CMOS結(jié)構(gòu)內(nèi)部寄生有可控硅結(jié)構(gòu)，當(dāng)輸入或輸入管腳高于VCC一定值時，電流足夠大的話，可能引起閂鎖效應(yīng)，導(dǎo)致芯片的燒毀。

3.3V LVCMOVcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。CMOS

Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。?
注：CMOS相對TTL有了更大的噪聲容限，輸入阻抗遠(yuǎn)大于TTL輸入阻抗。對應(yīng)3.3V LVTTL，出現(xiàn)了LVCMOS，可以與3.3V的LVTTL直接相互驅(qū)動。

2.5V LVTTL

Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。?
使用TTL電平時輸出過沖會比較嚴(yán)重

3.3V LVTTLVcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。TTL（Transistor-Transistor Logic：）Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。因?yàn)?.4V與5V之間有很大空閑，對改善噪聲容限沒好處，會增大系統(tǒng)功耗，并影響速度，所以后來出現(xiàn)LVTTL(Low Voltage TTL)。在晶振產(chǎn)品中，LVTTL分為3.3V、2.5V，其中以3.3V為主。(LV)TTL、(H）CMOS、(P)ECL、LVDS、(Clipped)Sine Wave幾種波形的主要區(qū)別是什么？這幾種波形都是目前行業(yè)常用的波形。通常，方波輸出功率大，驅(qū)動能力強(qiáng)，但諧波分量豐富；正弦波輸出功率不如方波，但其諧波分量小很多。

總結(jié)

以上是生活随笔為你收集整理的晶振选型时的问题库(z)的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。