双核不可阻挡!首款双核处理器Tegra2详解
原文出處：http://www.3533.com/news/2011/3/31/125820.htm
智能手機 的興起帶動了整個手機軟硬件的發展和升級，當我們驚呼1Ghz高頻手機處理器的出現并成為主流的時候，卻又發現即使這樣還是無法滿足我們對智能手機的無限追求；并且在移動互聯網蓬勃發展的今天，越來越多的應用需要用到更高的硬件處理性能，以滿足之前只能在PC上實現而現在需要在智能手機上實現的功能。
當一切顯示出需要一款比1Ghz更強勁的手機處理器出現時，于是我們看到了潛伏在手機芯片研發多年的NVIDIA開始爆發，一款基于ARM Cortex A9架構設計，具備兩個ARM Cortex A9處理器同時還搭配8顆Geforce核心的超級手機處理器誕生了——NVIDIA Tegra 2。
Tegra 2開手機雙核處理器先河
對于Tegra 2來說其雙核心設計毫無疑問開創了手機業界先河，并且兩顆1Ghz頻率的處理器也達到了手機性能的一個空前高度。不過，Tegra 2的強悍不僅于兩顆1Ghz的處理器，還有八顆Geforce圖形核心，要知道在圖形核心領域NVIDIA可是一直處于全球領先的位置。因此具備了如此高硬件規格的Tegra 2在今年的CES大放光彩也就并不意外了。
在可以預見的未來，雙核手機勢必會逐漸增加并且取代單核成為主流（至少是高端機主流配置），作為開手機雙核處理器先河的Tegra 2，我們或許知道它擁有兩個ARM架構處理器也知道它具備非常出眾的3D性能，但是對于這款處理器的更為詳細的介紹我們或許并不一定知道，在基于Tegra 2處理器手機越來越多的時下，我們不妨先來全面了解一下有關Tegra 2的詳細介紹。
Tegra 2處理器核心架構圖
Tegra 2處理器采用的是異構多核架構設計，所謂異構多核架構簡單的說就是將不同類型的內核集成在一起，每個核心獨立進行不同的任務，而不再只是是CPU進行全部的處理。從NVIDIA的官方資料中可以得知Tegra 2處理器的面積只有1/4個硬幣大小，而就是在這個僅1/4硬幣大小的面積上，Tegra 2集成了8個獨立的處理器單元，相比第一代多了一個處理器單元，因為Tegra 2處理器采用的雙核心設計。
七個處理器獨立處理任務
Tegra 2的七個獨立處理器分別是兩顆ARM Cortex-A9處理器、一顆8核心的Geforce GPU處理器以及高清視頻解碼器、音頻解碼器、圖像處理器和ARM7控制核心。七顆獨立的處理器讓Tegra 2無論在上網、音視頻播放、圖像處理器以及3D游戲的Flash加速方面都能得心應手。下面我們為大家分別介紹這幾顆核心在Tegra 2中的作用。
ARM Cortex-A9處理器相關介紹
Cortex-A9處理器基于先進的推測型八級流水線，該流水線具有高效、動態長度、多發射超標量及無序完成特征，這款處理器的性能、功效和功能均達到了前所未有的水平，能夠滿足消費、網絡、企業和移動應用等領域產品的要求。
Cortex-A9微架構可提供兩種選項：可擴展的Cortex-A9 MPCoreTM多核處理器和較為傳統的Cortex-A9單核處理器。可擴展的多核處理器和單核處理器,支持16、32或64KB四路組相聯一級緩存的配置，具有無與倫比的靈活性，皆能達到特定應用和市場的要求。
ARM Cortex- A9架構
?特定應用優化?:Cortex-A9和Cortex-A9 MPCore應用級處理器都擁有豐富的功能，同時也承襲了ARMv7 架構的強大優勢，為特定應用和通用設計提供了高性能、低功耗的解決方案。
?先進的微架構?：Cortex- A9微架構的設計不但著眼于解決超高頻設計的效率低下問題，而且把目標定為在不增加嵌入式設備硅成本的前提下最大限度地提升處理效率。通過綜合技術，這種 處理器設計能使設備的時鐘頻率超過1GHz，而且提供了較高的功效水平，滿足了長時間電池供電工作的要求。
ARM Cortex- A9架構的諸多優勢
?流水線性能?：Cortex- A9處理器最主要的流水線性能包括以下幾條：第一，先進的取指及分支預測處理，可避免因訪問指令的延時而影響跳轉指令的執行；第二，最多支持四條指令 Cache Line預取掛起，這可進一步減少內存延時的影響，從而促進指令的順利傳輸；第三，每個周期內可連續將兩至四條指令發送到指令解碼，確保充分利用超標量流 水線性能。Fast-loop模式：執行小循環時提供低功耗運行；第四，超標量解碼器可在每個周期內完成兩條完全指令的解碼；第五，支持指令預測執行：通 過將物理寄存器動態地重新命名至虛擬寄存器池來實現。
第六，提升了流水線的利用效率，消除了相鄰指令之間的數據依賴性，減少 了中斷延時；第七，支持寄存器的虛擬重命名：以一種有效的、基于硬件的循環展開方法，提高了代碼執行效率，而不會增加代碼大小和功耗水平；第八，四個后續 流水線中的任何一個均可從發射隊列中選擇執行指令—提供了無序分配，進一步提高了流水線利用效率，無需借助于開發者或編譯器指令調度。確保專為上一代處理 器進行優化的代碼能夠發揮最大性能，也維護了現有軟件投資。
第九，每周期支持兩個算術流水線、加載-存儲(load- store)或計算引擎以及分支跳轉的并行執行；第十，可將有相關性load-store指令提前傳送至內存系統進行快速處理，進一步減少了流水線暫停， 大幅提高了涉及存取復雜數據結構或C++函數的高級代碼的執行效率；第十一，支持四個數據Cache Line的填充請求：而且還能通過自動或用戶控制預取操作，保證了關鍵數據的可用性，從而進一步減少了內存延時導致的暫?，F象；第十二，支持無序指令完成 回寫：允許釋放流水線資源，無需受限于系統提供所需數據的順序。
Cortex-A9 MPCore技術
Cortex-A9 MPCore多核處理器是一種設計定制型處理器，以集成緩存一致的方式支持1到4個CPU內核?？蓡为毰渲酶魈幚砥?#xff0c;設定其緩存大小以及是否支持FPU、 MPE或PTM接口等。
Cortex-A9多核處理器
此外，無論采用何種配置，處理器都可應用一致性加速口，允許其他無緩沖的系統控制外設及加速器(如DMA引擎或加密加速器)核與一 級處理器緩存保持緩存一致。另外還集成了一種符合GIC架構的綜合中斷及通信系統，該系統配有專用外設，其性能和軟件可移植性都更上一層樓，適當配置后， 可支持0(legacy bypass 模式)到224個獨立中斷資源。這種處理器可支持單個或兩個64位AMBA3 AXITM互聯接口。
ARM MPCore靈活和先進的功耗管理技術
利用ARM MPCore技術的設計靈活性和先進的功耗管理技術，Cortex-A9 MPCore的針對性應用能夠在有限的功耗下維持移動設備的正常運轉，從而為移動設備帶來優于現有解決方案的峰值性能。這種處理器充分利用了可擴展峰值性能，在性能上超越了現有的同等高端嵌入式設備，并在更為廣闊的市場中維持了持續穩定的軟件投資。
偵測控制單元(SCU)
SCU 是ARM多核技術的中央情報局，負責為支持MPCore技術的處理器提供互聯、仲裁、通信、緩存間及系統內存傳輸、緩存一致性及其他多核功能的管理。
同時，Cortex-A9 MPCore處理器還率先向其他系統加速器及無緩沖的DM A驅動控制外設開啟此類功能，通過處理器緩存層次的共享，有效地提高了性能、減少了整個系統的功耗水平。不僅如此，利用這種系統來維持每個操作系統驅動中 的軟件一致性，軟件復雜性就大大降低了。
加速器鏈接埠
這個與AMBA 3 AXI兼容的Slave接口位于SCU之上，為多種系統Master接口提供了一個互聯接口；出于總體系統性能、功耗或軟件簡化等方面的考慮，最好直接將 這些Master接口與Cor tex-A9 MPCore處理器相連。這是個標準的AMBA 3 AXI Slave接口，支持所有標準讀寫事務，對所接部件無任何附加一致性要求。
加速器鏈接埠
然而，指向某個一致內存區的讀取事務要與SCU發生作用，以檢測所需信息是否已經存儲在處理器的一級緩存之中。若檢 測出確已存儲，相應信息將被直接返回給發出請求的組件。如果一級緩存中不存在該信息，在最終傳給主內存之前也可能檢測二級緩存。對于指向一致內存區的寫入 事務，SCU會在把寫入事務傳送至內存系統之前強制確保一致性。也可選擇性地將事務分配給二級緩存，以避免直接寫入片外內存所帶來的功耗及性能影響。
通用中斷控制器(GIC)
該 GIC采用了最近標準化和架構的中斷控制器，為處理器間通信及系統中斷的 路由 選擇及優先級的確定提供了一種豐富而靈活的解決辦法。最多支持224個獨立中 斷，通過軟件控制，可在整個CPU中對每個中斷進行分配、確定其硬件優先級并在操作系統與信任區軟件管理層之間進行路由。這種路由靈活性加上對中斷虛擬進 入操作系統的支持，是進一步提升基于半虛擬化管理器解決方案功能的關鍵因素之一。
先進的總線接口單元
Cortex-A9 MPCore處理器增強了處理器與系統互聯之間的接口性能，其先進特色功能最大限度地提高了系統性能，為各種系統集成芯片設計理念創造了更大的靈活性。
這種處理器支持單個或兩個64-b i t AMBA 3 AXI Master接口的設計配置，可以按CPU的速度全負荷地將事務傳送至系統互聯之中，最高速度可達12G B/s以上。另外，第二接口也可定義某種事務過濾，只處理全局地址空間的一部分；也就是說，可在處理器內部直接對地址空間進行切分，進一步加強了系統設計 的靈活性。
而且每個接口還支持不同的CPU-總線頻率比(包括同步半時鐘比)，不但提高了設計靈活性，而且為需要考慮DVFS或高速集成內存的設計增加了系統帶寬。同時為完整的A RM智能能量管理 (IEM)功能提供了良好的支持。
特定應用的計算引擎加速
處理器不但擁有優化的標準架構特色，而且還可增加以下任一設計功能：
?先進二級緩存控制器?：ARM二級緩存控制器( Prime Cell PL310)與Cortex-A9系列處理器同步設計，旨在提供一種能匹配Cortex-A9處理器性能和吞吐能力的優化二級緩存控制器。PL310最多可為每個接口提供8項AXI事務支持，支持按Master接口進行鎖定；這樣一來，即通過將PL310用作加速器與處理器之間的緩沖器，充分利用一致性加速口，實現多個CPU或組件之間的可控共享，既提升了系統性能，也降低了相關功耗水平。
另外，PL310不但具有Cortex-A9先進總線接口單元的各項功能，支持同步1/2時鐘比，有助于減少高速處理器設計中的延時現象，而且能夠對第二MasterAXI 接口設置地址過濾，分割地址和頻率域、以及集成片上內存的快速存取提供了支持。PL310最高可支持2MB的四至十六路組相聯二級緩存，可與奇偶校驗及支持E C C的R A M集成，而且運行速率能夠與處理器保持一致。而先進的鎖定技術也提供了必要的機制，從而將緩存用作相關性加速器和處理器之間的傳輸RAM。
Cortex-A9 程序跟蹤宏單元(PTM)：Cortex-A9 PTM為兩款Cortex-A9處理器提供了兼容ARM CoreSight技術的程序流跟蹤功能，能夠對處理器中的實際指令流實現完全可視化的管理。Cortex-A9 PTM通過周期計數實施性能分析，可對所有代碼分支和程序流變動進行跟蹤管理。
Tegra 2 GeForce處理內核相關介紹
Tegra 2之所以強大除了采用兩顆頻率高達1Ghz的Cortex-A9處理器之外，另外一個非常重要的原因就是它在手持設備中引入了強大的Geforce處理器，借助于Geforce處理器的強大性能，可以為Tegra 2提升3D圖形性能以及加速網頁瀏覽等諸多功能。下面我們就來說說Tegra 2里面非常重要也非常強大的Geforce處理器。
八個核心構成GeForce處理器
Tegra 2的GeForce內核實現了功能強勁的管線頂點和像素處理架構，可通過各種特性降低功耗和提高圖形質量，支持下一代移動 3D 游戲、流暢的高清視頻播放、在線 Flash 游戲性能和高度響應的移動 GPU 加速用戶界面，而不會影響 移動電源 預算。
OpenGL ES 2.0 圖形處理管線
OpenGL ES 是一個標準的應用程序編程接口 (API)，開發人員可使用它為智能電話、平板設備和便攜式游戲設備等移動設備編寫圖形應用程序。OpenGL ES API是桌面OpenGL API 規范的一個子集，并且在圖形應用程序和 GPU 硬件之間定義了一個靈活而強大的低級接口。最新的 OpenGL ES 2.x 規范針對完全可編程的 現代 GPU 管線，并將 API 的所有固定函數元素替換為可編程著色。大多數移動 GPU 架構均采用OpenGL ES API 標準，并且主要根據OpenGL ES API 的定義來實現邏輯處理管線。
OpenGL ES 2.0 邏輯圖形處理管線
為了顯示游戲或圖形應用程序中定義的場景，應用程序開發人員必須先使用3D建模軟件創建各種3D對象和角色模型。每個對象和角色都可以由數百、數千甚至數百萬個相互連接的三角形網格構成，具體取決于所需的幾何真實水平。
三維圖像上的三角網格
接下來3D游戲軟件或其他3D應用程序可以使用這些模型，并將它們置于模擬的3D場景或“3D世界”中。3D世界通過XYZ坐標系定義，并且3D對象或角色將放置在3D世界的特定位置上。對象中的每個三角形都由它的三個頂點定義，并且每個頂點都由代表其屬性的一組數值構成，這些屬性包括在3D世界中的XYZ位置、顏色值 (RGB)、阿爾法透明度、紋理坐標、法線等。隨后，定義對象特定部分的頂點集將分組到一個頂點緩沖區中，后者類似于原始頂點流。
3D軟件會向GPU驅動程序發起一個OpenGL ES調用，指向共享系統內存中的頂點緩沖區位置，從而允許 GPU 直接訪問和處理數據。OpenGL管線的原型處理階段發生在GPU中，并且會將傳入頂點數據轉換為可供GPU使用的格式和組織。隨后，頂點會傳遞至Vertex著色器；這時，頂點著色器程序可以運行各種矩陣轉換和光照計算，以便將頂點移至新的X、Y和Z位置，或者改變燈光值等屬性。
轉換后的頂點將被組裝為原型， 然后光柵化階段會將原型轉換為像素片段，為像素著色器階段做準備?，F在，像素片段處于2D屏幕空間格式。像素著色階段將運行像素著色器程序來處理每一個像素，并且可能會應用新的照明或顏色值、應用紋理或者執行各種其他操作來計算應用于像素的最終顏色值。
在典型的OpenGL管線中，隨后會對各個像素運行Z緩沖測試，以確定是否比幀緩沖區中的相同屏幕位置中的已有像素更加接近觀眾的眼睛。如果確定新像素更加接近觀眾，它會取代幀緩沖區中的已有像素值，但如果它在已有像素后面，則會被丟棄。（注意：幀緩沖區可能位于與CPU共享的系統內存空間中，或者可能位于專用內存中，比如大多數獨立 顯卡 所使用的內存）。
如果可見像素的 Alpha 值指示它是部分透明的，那么它將與相同屏幕位置的幀緩沖區中的已有像素相混合。如果啟用了抗鋸齒，那么可以通過修改像素的顏色值來創建更加平滑的邊緣，以便在寫入幀緩沖區中之前減少鋸齒效果。
Tegra 2 GeForce處理架構及功耗介紹
?雙核處理器或許讓消費者對于Tegra 2的功耗問題比較擔心，而雙核處理器再加上GeForce內核，頓時讓很多人對于Tegra 2的功耗問題更加懷疑和關注。的確，現在手機續航時間短已經成為 智能手機 的一個普遍現象，而Tegra 2同樣也繞不開功耗的問題，下面我們就來看看Tegra 2中的GeForce內核架構以及它如何實現功耗的控制。
GeForce架構是一種固定函數管線架構，包括完全可編程的像素和頂點著色器，以及一個先進的紋理單元，可支持高品質的各向異性過濾。
Tegra 2處理器中的GeForce架構
GeForce包含四個像素著色器內核和四個頂點著色和內核，專用于高速頂點和像素處理。GPU管線在像素管線中使用FP20數據精度的80位RBGA像素格式，在頂點管線中則使用FP32 精度的80位RBGA像素格式。它還實現了一種獨一無二和專有的各向異性過濾 (AF) 算法，該算法優于許多 臺式機 GPU所使用的AF技術。該架構支持各種高級特性，例如高動態范圍 (HDR) 照明、多重渲染目標 (MRT)，并且兩種紋理支持均不會帶來功耗。該架構同時支持 DXT 和 ETC 紋理格式。
雖然GeForce架構是一種類似于OpenGL ES 2.0標準定義的管線架構，但它還包含一些特殊特性和自定義功能，可顯著降低功耗并提供更高的性能和圖形質量。Tegra 2移動處理器中實現的一些獨特特性包括：
1、Early‐Z 支持，專用于過濾掉不可見的像素。
2、集成像素著色器 (Pixel Shader) 和混合單元 (Blend Unit)，可實現編程靈活性和更高的性能。
3、像素緩存、紋理緩存、頂點和屬性緩存，可減少內存操作。
4、獨特的 5 倍覆蓋采樣抗鋸齒 (CSAA) 技術，可在更低的內存帶寬下實現更高的圖像質量。
5、高級各向異性過濾 (AF)，可實現高細節紋理。
6、內部開發的自定義內存控制器，可提高 GPU 性能和降低功耗。
7、實現超低功耗的眾多電源管理功能。
Early–Z 技術
現代 GPU使用Z緩沖（也稱作深度緩沖）來跟蹤該場景中的可見但由于被其他像素遮擋而不需要顯示的像素。每個像素在Z緩沖中都有相應的Z信息。單一3D幀會經過處理并轉換為2D圖像，以便在 顯示器 上顯示。該幀由從主機發送至GPU的頂點順序流構成。多邊形將由頂點流組配而成，并且會生成和呈現2D屏幕空間像素。
在指定時間單元（如1/60秒）內構建單一2D幀的過程中，多個多邊形及其相應像素可能會覆蓋相同的基于2D屏幕的像素位置。這經常被稱作深度復雜性，并且現代游戲的深度復雜性可能達到 3、4 或者更高，即在覆蓋相同 2D 屏幕位置的幀中呈現 3 個、4 個或更多像素。
想象首次在頂點流中處理構成某塊墻的多邊形（和由此產生的像素），以構建場景。接下來，處理位于墻前面的一把椅子的多邊形和像素。對于特定的2D屏幕像素位置，觀眾最終只能看到一個像素，即椅子的像素或墻的像素。椅子離觀眾更近，因此會顯示它的像素。（請注意，某些對象可能是透明的，并且透明對象的像素可以與背景中已有的不透明或透明像素相混合，或者與之前幀的幀緩沖區中的已有像素相混合）。
緩沖示例
OpenGL ES2.0 邏輯管線定義的針對各像素數據的 Z 比較會在像素經過像素著色器處理之后執行。在像素著色處理之后評估像素的問題在于，像素必須遍歷幾乎整個管線才能最終確定堵塞且需要丟棄的像素。對于擁有數百或數千處理步驟的復雜著色器程序，所有處理都浪費在永遠不會顯示的像素上！ 更重要的是，在移動設備中，處理這些像素涉及 GPU 和共享系統內存之間大量事務。由于系統內存位于片外，因此內存操作會顯著消耗電源并且會迅速耗盡電池電量。
GeForce中的Early‐Z實現是高端臺式GeForce中所使用的實現的優化版本。Early‐Z操作會測試所有像素的Z深度并僅將可見像素傳遞給像素著色器塊。通過執行Early‐Z操作，GeForce架構會僅獲取通過Z測試的可用像素的Z值、顏色和紋理數據。Early‐Z效率極高，可準確檢測出和丟棄隱藏像素。
Early‐Z處理的主要優勢在于它不僅可通過減少GPU與片外系統內存之間的內存流量來顯著降低功耗，而且速度也要快于其他 Z 比較算法。大多數情況下，高效的Early‐Z都可以識別和丟棄隱藏像素。但在極少數情況下，對于一些特殊場景程序員可能需要在像素著色完成之后隱藏像素。對于這些極少數的情況，GeForce管線實現了一種后期階段深度計算，并混合于集成像素著色器和混合單元中。
像素和紋理緩存可減少內存操作
傳統的OpenGL GPU管線指定紋理、深度、顏色等像素信息存儲在系統內存（或幀緩沖存儲器）中。在像素處理階段，像素信息會在內存之間來回移動。這就需要在片外系統執行大量內存操作，從而消耗大量電能。GeForce架構實現了片上像素、紋理和屬性緩存，以及獨特的緩存管理算法，不僅可減少系統內存操作，而且還可以最大限度地利用這些緩存。
像素緩存用于存儲像素的片上Z值和顏色值，并且適應于所有重復訪問的像素，比如用戶界面組件。此外，由于像素顏色和深度數據在許多其他圖形場景圖像中的良好空間及時間局部性，像素緩存可提供非常理想的緩存命中率，并且可降低訪問系統內存的需要。
紋理數據具有良好的空間和時間局部性。 特定像素通常會在雙線性過濾等紋理過濾操作過程中使用許多相同的紋理元素（像素）作為相鄰像素，并且紋理經常在圖像的至少一些幀中保持相同。因此，在片上緩存紋理數據有助于重用紋理數據以及顯著減少通過訪問系統內存來獲取紋理數據。
覆蓋面采樣抗鋸齒
鋸齒是出現在圖像上的鋸齒狀邊緣，而這些區域本應顯示為流暢的線條或邊緣；抗鋸齒 (AA)技術在計算機圖形中用于讓這些鋸齒線條更加平滑。當高清晰度圖像在較低分辨率的 顯示器 上顯示時，或者當較高分辨率的圖像轉換為較低分辨率的圖像時便會出現鋸齒效果。
通常，GPU使用多重采樣抗鋸齒(MSAA)和超級采樣抗鋸齒(SSAA)技術減少鋸齒效果。在之前的抗鋸齒技術中，覆蓋面始終與“實際”采樣類型相關聯，而覆蓋面采樣與此不同。在SSAA中，每個實際采樣都有其獨特的顏色和Z值，并且在4xAA的情況下，著色器程序會運行四次，并獲取四個紋理 ‐ 每個樣本一個紋理（或者在多紋理的情況會更多）。采用4xAA時，幀緩沖區要比未使用抗鋸齒時大四倍，并且會經過向下過濾，以創建最終像素顏色。
CSAA可以將簡單的覆蓋面采樣從顏色/z/模板/覆蓋面采樣中解耦出來，進一步優化抗鋸齒流程，從而較 MSAA和SSAA減少帶寬和存儲成本。CSAA 使用更多覆蓋面樣本來計算指定像素區域中的多邊形的覆蓋面水平，從而實現更高質量的抗鋸齒效果，而不會由于處理額外的實際顏色和Z樣本而產生內存和功耗成本。
高級各向異性過濾
各向異性過濾是一種用于提高表面上處于斜視角的紋理的圖像質量的技術。 通常，屏幕上的每個像素都需要從內存的紋理貼圖中獲取多個紋理元素，經過過濾并應用于像素以改變其顏色。從正面看表面時（垂直于鏡頭或觀眾），通常會使用方形采樣模式為每個像素采樣同等數量的紋理元素。但是，在極端視角下（即屏幕上的圖像從一個軸延伸至另一軸），從紋理貼圖中為每個軸提取相同數量的樣本會導致紋理沿延伸至水平方向的軸出現模糊。
通過各向異性過濾得到改善的紋理質量
可以看到接近地平線處的跑道部分的紋理細節出現了模糊。 各向異性過濾技術可以智能地沿該延伸軸采集更多的紋理樣本，并保留沿該軸的紋理細節。GeForce支持高達16倍各向異性過濾。它采用自適應過濾算法和高效紋理緩存管理技術來提供高紋理質量，同時不會顯著增加內存操作。
優化的內存控制器
Tegra 2)處理器包括經過全新設計的GPU和內存控制器(MC)內核，GPU內核的性能極度依賴于MC交付帶寬的效率以及圖形處理延遲要求。由于GPU和MC均采用了內部開發，因此MC針對GeForce的特定需求進行了高度調優，同時還增強了GPU性能和降低了功耗。
MC控制器設計的一些關鍵優化包括：
?動態時鐘速度控制(DCSC)：?DCSC支持內存控制器迅速提高工作頻率以響應來自GPU內核的高級指標便于系統內存訪問，以及在 GPU 完成其內存訪問后將工作頻率迅速降低至節能水平。由于采用了嚴密的內部設計流程，因此MC可以直接接入GPU內核硬件，主動預測GPU需求和管理其工作水平，以滿足GPU需求。
?以GPU為中心的內存仲裁：?系統內存是移動處理器中最寶貴的資源之一。CPU、GPU、視頻和音頻等各種內核都需要能夠以高帶寬、高度響應性的形式訪問系統內存。MC實現了高級仲裁機制，可有效確保多個客戶端訪問系統內存。
MC內核具有關于來自GPU客戶端的內存訪問請求的類型和緊急性的深入信息，并且實現了一種高度優化的仲裁機制，可滿足呈現器和幾何請求對帶寬的苛刻要求，以及滿足對服務高優級級延遲敏感的顯示和CPU請求在低延遲方面的苛刻要求。MC還掌握GPU內核生成的各請求的優先級的信息，并且可進一步優化其性能以滿足這些請求的需求。
?GPU請求分組：?片外系統內存設備在任何特定時間都只能打開特定數量的內存條。當內存的請求訪問區不包含在當前打開的內存條中時，MC需要關閉當前打開的內存條，然后激活包含所需內存單元或區域的新內存條。這一過程不僅會影響延遲和帶寬，同時對功耗的需要也較高。
GeForce掌握當前的系統配置，并且會對訪問模式進行優化，而不會發起多個不同的訪問內存子系統的不同部分中的隨機內存條的內存請求。GPU可以將訪問相同內存條的內存請求組合在一起。MC控制器還可以根據內存條訪問模式對獨立內存請求進行重新排序。這些功能可以提供更加高效的內存訪問，并通過限制頻繁的內存條切換來降低功耗。
高級電源管理
GeForce內核實現了一些可降低功耗的高級電源管理技術，包括：
?多層頻率門控：?GPU實現了多層頻率門控，可在空閑狀態下關閉頻率。它使用一種系統級功率控制算法來控制Tegra 2處理器中的所有8個內核的功率和頻率。當功率控制邏輯檢測到空閑狀態的GPU內核時，它會通過頻率門來控制送入GPU的主干線頻率，從而將GPU的動態功耗有效限制至接近零毫瓦特的水平。當功率控制器檢測到系統處于待機模式時，它會通過功耗門來控制GPU內核，從而將其功耗降低至接近零的水平。
?本地電源管理功能：?GPU內核具有一些電源管理功能，可進一步降低功耗。它實現了一些功能級頻率門控機制，可通過頻率門來控制GPU內核中的各種不同的空閑塊。例如，當管線未執行任何頂點著色任務時，頂點著色器會采用頻率門控并處于低功耗狀態，直到接收到下一個頂點著色命令為止。同樣，當像素著色器正在處理數學計算等不需要獲取紋理的任務時，紋理單元可采用頻率門控。此外，如果 GPU 僅僅刷新設備顯示而非積極呈現，內存控制器可以借機將系統內存置于低功耗狀態。
?顯示請求分組：?GPU會對多個顯示請求進行分組，并按批次向系統內存發出這些要求。然后，GPU 向內存控制器（通過計時器）通知下一個請求的時間。在發送GPU顯示請求之間的空閑期，內存控制器會積極尋找機會將系統內存置于低功耗狀態。
?功耗優化的晶體管設計：?GeForce內核還在晶體管級針對超低功耗進行了優化。非計時敏感的塊使用了低漏晶體管，而需要高速運作的關鍵路徑則采用了速度更高的晶體管。因此GeForce內核可以在不影響性能同時實現低功耗。
?動態電壓和頻率縮放(DVFS)：?Tegra 2處理器還實現了一個先進的芯片級DVFS技術，該技術在任何時候都可以控制六個主要系統時鐘的時鐘頻率，以及最多兩個電壓軌的電壓水平?？梢允褂密浖刂频脑O置來選擇在DVFS控制下的時鐘及電壓軌。
DVFS的基本原理是為各種處理單元采用不同的內核頻率和電壓，從而控制功耗。半導體芯片的功耗與工作頻率成正比關系，同時也與工作電壓的平方成正比關系。當處理器未處理任何任務時，頻率和電壓可降至較低水平，從而大大降低空閑功耗。當Tegra 2中的8個內核中的任何一個檢測到傳入任務時，該事件將被報告給全局DVFS控制塊，并且頻率和電壓會立即提高至合適的水平，以確保更高的性能。
DVFS 軟件會智能地將電壓和頻率提高至最適合的水平，以滿足應用程序的性能需求。DVFS算法可以非常精細地控制頻率水平，并且可以按1MHz的增量來增加或降低頻率。
Tegra 2其它處理核心介紹
2007年的時候NVIDIA花費3億多美元收購了為 蘋果 提供音頻處理器的PortalPlayer公司，有了PortalPlayer公司強大的技術支持，NVIDIA為Tegra 2提供了更優秀的音頻解碼器，這一點從微軟采用Tegra平臺來打造Zune播放器也能看出來。
采用Tegra處理器的Zune播放器
第一代Tegra只能實現720P高清視頻的編解碼，而Tegra 2分別采用了獨立的視頻編碼器和視頻解碼器設計。Tegra 2的視頻編碼處理單元可以實現每秒10幀的1080P H.264加速能力。NVIDIA稱Tegra 2在1080P解碼時，其功耗低于100毫瓦，并且聲稱其它1080P解碼方案，在功耗方面至少需要1W，因為許多運算要依賴于CPU完成，這對于整個系統來說會有許多額外的附加運算。
獨立的第三代圖像處理器支持 1200萬像素 的圖像傳感器，可以給手持設備帶來非常強悍的圖片和圖像功能。Tegra 2采用的ARM 7控制芯片則負責處理器數據和電源管理。
PConline 評測 室總結
當年第一代Tegra出現的時候，我們苦于在市場上找不到基于Tegra的產品，甚至不覺得Tegra能在移動設備領域找到屬于自己的空間。然而，當Tegra 2再次來到我們眼前的時候，卻是以一種幾乎席卷整個移動設備的姿態出現。的確，目前不僅在手機方面能夠看到越來越多的Tegra 2產品，在平板電腦等其他移動終端設備上也有越來越多的產品出現，可以說Tegra 2不僅開創了手機雙核的先河，也開創了屬于NVIDIA的一個嶄新的面貌。
基于Tegra 2處理器的移動設備越來越多應用也越來越廣
不可否認的是借助于Tegra 2強大的性能，帶來的Flash、高清視頻以及3D游戲的加速，不僅可以讓我們體驗到更加暢快的應用體驗，同時也能更加豐富和真實化我們的應用，目前NVIDIA推出了適用于Tegra 2處理器的Tegra Zone平臺，相信隨著Tegra 2設備的增加類似于Tegra Zone平臺上的應用將會更多，而手機勢必也將會成為全方位的移動多媒體設備。
Tegra 2（實際型號Tegra 250）基于臺積電40nm工藝制造，共包含2.6億個晶體管，核心尺寸約為49mm2，8.8mm BGA封裝。按照NVIDIA的說法，Tegra 2共有8個獨立的處理器核心（第一代Tegra為7個）。不過這8個核心并非我們在Intel/AMD CPU中看到的那些傳統意義上的處理器核心，而是各自有其專門用途。
首先的兩個核心，實際上來自于一顆雙核ARM Cortex-A9處理器，最高頻率1GHz。在第一代Tegra中，NVIDIA使用的是單核心的ARM 11，而此次則跳過了Cortex-A8這一代，直接升級雙核版Cortex-A9，性能備受期待。NVIDIA表示，該處理器的性能是現有智能手機的10倍，上代Tegra的4倍。
余下的六顆核心，則分別對應不同的多媒體應用。包括一個音頻解碼核心，一個支持1080p H.264硬件加速的視頻解碼核心，一個高清視頻編碼核心，一個最高支持1200萬像素攝像頭的圖片/照片處理核心，一個GeForce 2D/3D圖形核心以及一個用于芯片內部數據/功耗管理的ARM 7處理器核心。
總結
以上是生活随笔為你收集整理的双核不可阻挡!首款双核处理器Tegra2详解的全部內容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： glassfish插件_Eclipse4
- 下一篇： LDT