本工程在ISE下創(chuàng)建，使用verilog HDL語言。

實(shí)現(xiàn)跳舞機(jī)的功能，可以通過開關(guān)控制速度，根據(jù)VGA顯示的內(nèi)容，按指定的按鍵，實(shí)現(xiàn)分?jǐn)?shù)的統(tǒng)計(jì)，同時(shí)有背景音樂。

本工程頂層模塊下包括10個子模塊。

UCF文件配置管腳。

本工程截圖如下所示：

頂層模塊設(shè)計(jì)代碼：

`timescale 1ns / 1ps

module top(
    input clk, 
    input clr,
    input [5:0] data,
    input sw,
    input [1:0] speed,
    output hs, 
    output vs,
    output voice2,
    output voice1,
    output[2:0]red, 
    output[2:0]green, 
    output[1:0]blue,
    output[3:0]w,
    output[7:0]a,
    output ena1,
    output ena2,
    output change
    );

    wire c

創(chuàng)作挑戰(zhàn)賽新人創(chuàng)作獎勵來咯，堅(jiān)持創(chuàng)作打卡瓜分現(xiàn)金大獎

總結(jié)

以上是生活随笔為你收集整理的基于FPGA跳舞机实现的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。