本文所設(shè)計(jì)的加法器是簡(jiǎn)單四位二進(jìn)制加法器。計(jì)算機(jī)中的減法、乘法和除法最終都要轉(zhuǎn)換成加法來(lái)運(yùn)算。本實(shí)驗(yàn)沒(méi)有用VHDL語(yǔ)言中的加法運(yùn)算符。而是用基本門電路來(lái)實(shí)現(xiàn)的。通過(guò)對(duì)VHDL中算術(shù)運(yùn)算符的運(yùn)用，設(shè)計(jì)四位二進(jìn)制乘法器。掌握乘法和除法的運(yùn)算規(guī)則。

包括任務(wù)書、課程設(shè)計(jì)報(bào)告和代碼
下面分別截圖：


1位全加器的VHDL程序：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity add1 is – 1位全加器
port( a,b:in std_logic;
cin:in std_logic;
cout:out std_logic;
s:out std_logic
);
end add1;

總結(jié)

以上是生活随笔為你收集整理的VHDL设计四位二进制加法器和乘法器的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。