verilog or VHDL出租车计价器电路设计
課設(shè)內(nèi)容及要求
完成簡(jiǎn)易出租車計(jì)價(jià)器設(shè)計(jì),選做停車等待計(jì)價(jià)功能。
(1)起步8元/3公里,此后1元/550米;
(2)里程指示信號(hào)為每前進(jìn)5米一個(gè)高電平脈沖,上升沿有效;
(3)工作時(shí)鐘1khz;
(4)前進(jìn)里程開始之前顯示價(jià)錢,精確到0.1元;
(5)停車后,顯示價(jià)錢和精確到100米的里程;
(6)完成全部流程:設(shè)計(jì)規(guī)范文檔、底層模塊設(shè)計(jì)與代碼輸入及相應(yīng)的功能仿真,約束與綜合、布局布線、下載驗(yàn)證等。
出租車計(jì)價(jià)器控制電路是一簡(jiǎn)單的輸入信號(hào)檢測(cè)與處理、產(chǎn)生輸出控制信號(hào)的邏輯電路。本文詳細(xì)介紹了依據(jù)功能要求進(jìn)行出租車計(jì)價(jià)器設(shè)計(jì)的過程,并在此基礎(chǔ)上將整體電路分為信號(hào)接收模塊、控制調(diào)度模塊、控制產(chǎn)生模塊、配置接口模塊等主要功能模塊。實(shí)現(xiàn)中采用Verilog HDL描述、ModelSim進(jìn)行功能仿真、quartus II進(jìn)行邏輯綜合和適配下載,最后在Xilinx公司的VirtexII的芯片上實(shí)現(xiàn)并完成測(cè)試。在此過程中,完整地建立了測(cè)試平臺(tái),完成了功能和時(shí)序仿真,從而保證了設(shè)計(jì)的功能與時(shí)序的正確性。
下面是報(bào)告和代碼截圖:
頂層代碼設(shè)
總結(jié)
以上是生活随笔為你收集整理的verilog or VHDL出租车计价器电路设计的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: TextField对象相关的属性和方法总
- 下一篇: verilog简易密码锁设计