主講人：于爭 博士 網(wǎng)站：www.sig007.com
12：基本操作 cash 操作：replace & update & clear 放大縮小：I（放大），O（縮小） Ctrl 選擇器件，復制器件 Alt 拖動器件，器件和連線分開 器件翻轉：H（左右），V（上下） 器件旋轉：R
14：添加芯片封裝庫 15：產生網(wǎng)表，產生物料，打印設置 16：設計即正確原則 布線前仿真，解空間分析，約束設計，SI仿真，PI仿真，設計調整 約束驅動布局，約束驅動布線 EMC測試 不要過于依賴仿真，要進行測試，在測試中積累知識和經驗 好的電路板是設計出來的（電源完整性，信號完整性，電磁兼容，電磁輻射）
經驗分享： 1、電路設計是充滿直覺的過程 2、不要盲從已有的經驗 3、用懷疑的眼光看待經驗 4、從理論上分析經驗，工程上大部分定性的分析就夠了
如何快速積累經驗： 1、學習SI、PI、EMC設計的基本原理 2、向高手學習 3、設計中仿真 4、后期測試，對問題預估，分析問題，積累經驗
17：PCB軟件工具概述 18：Allegro PCB介紹 （DesignXL） 19：class & sub class介紹（是以數(shù)據(jù)庫的形式存儲設計圖紙） 20：元器件封裝設計? IPC7351標準，封裝產生軟件（PCB Matrix IPC LP Viewer） .psm 元器件封裝數(shù)據(jù)文件 .dra 元器件封裝繪圖文件
21：BGA封裝制作 Pins（管腳） Place_Bound_Top（外形，用于電氣檢測） Silkscreen_Top（絲印，外框） Assembly_Top（裝配層） Ref_Des（參考名稱和編號，分assembly（名稱，例如AMS1117）和silkscreen（編號，例如U1））
22：創(chuàng)建自定義焊盤 Shape symbol PCB designer（使用的軟件）
23：創(chuàng)建SOIC封裝 創(chuàng)建SOP8，創(chuàng)建操作練習
24：表貼封裝結束篇 PQFP208封裝制作 旋轉操作：Rotate
25：通孔類封裝設計（插件按鍵） 經驗：孔比實物大10~12mil 制作流程： Flash_symbol 用作陰片，為PCB制作時覆銅去除的部分 Regular PAD Thermal PAD Anti PAD check 檢查 save as 另存為 并 命名
利用封裝向導方式創(chuàng)建
26：無電氣特性過孔的封裝 Mechanical（無編號，無電氣連接，放置過孔的時候進行選擇）
27：PCB板級繪制 Board--邊框及安裝孔放置 outline 外邊框 Manufacture Drafting Fillet 倒角設置，圓角 Route Keepin 布線范圍設置 Package Keepin 器件放置范圍設置，可通過Z-Copy自動生成 安裝孔放置
28：設置層疊結構 舉例4層板，添加地層，電源層
29：導入網(wǎng)表，布局前設置 柵格點設置 Drawing Options(15.7版) -- Dis play --Status Design Parameter Editor設置Display
30：元器件擺放 主要命令：Move Rotate
31：利用原理圖和PCB交互布局 shift + S
32：按照原理圖頁面進行擺放 利用屬性進行擺放，比如增加Page屬性，可將原理圖同一頁的器件一起擺放 Browse Spreadsheet --New Property 用于添加屬性 quickplace
33：按照Room進行布局 在PCB Edit中設置room屬性 setup -- outline -- roomoutline設置room放置區(qū)域
34：按照room進行布局 原理圖中設置網(wǎng)表傳遞到PCB Edit 選中元器件 -- Property Editor -- room 編輯 然后重新生成網(wǎng)表
35：quick place 最常用的器件導入方式 move命令下find by name自動找到器件進行擺放 主要命令：Move Mirror Rotate
36：布局注意的問題 模擬與數(shù)字分開 PLL電路在同一側，不要有過孔，會有寄生電阻、電容的問題 通過最小的電容再進到芯片里面 時鐘與RAM總線等高速部分要遠離模擬器件 電源采用平面去耦，不同電壓，電容需均勻分開排布 越小的電容越靠近芯片，儲能電容要求不高 優(yōu)先考慮電容，再端接電阻，上下拉電阻可隨意
37：約束規(guī)則設置 setup -- constraints --CM
38：約束規(guī)則設置 線寬線距設置，差分對間距設置，T型高速布線
39：設置工程中具體的線寬線距 晶體，12mil 電源越寬越好，20mil
方法流程： 增加空間和線距間隔規(guī)則 找到需要設置的網(wǎng)絡，添加屬性 Assignment Table 將規(guī)則和網(wǎng)絡屬性關聯(lián)起來
40：特殊線寬線距的處理 Constraint areas，區(qū)域內的線寬設置
41：關于某一組約束中還有一些需要設置的問題 繪制等長線的規(guī)則，添加Analyze ?SI/EMI ?lib(model) XNETt 信號分組成總線形式?
42：設置拓撲約束 SigXplorer
43：拓撲約束的另一個方法 T型拓撲中可以將其中一部分設置為可選的
44：設置走線長度的約束 45：設置相對傳播延遲，等長線的設置 46：設置差分對約束規(guī)則 1、Constraint Manager（優(yōu)先級最高，初始設置） 2、EC Set（靈活一點，可根據(jù)設計隨時修改）
47：布線前的準備工作 Display 層顏色設置，線顯示設置
48：布線，BGA引線過孔實現(xiàn) 進行扇出操作，操作之前需關閉電源和地的線寬限制 Route-->Fanout By Pick
49：布線，手工布線 在主界面option里面設置 先在Constraint里面設置走線可選過孔類型。 多根線操作的時候，先選中多個焊盤，再走線。 Bubble：走線遇到障礙物的方式（忽略，抱緊，推擠，報警）。
50：布線，手工拉線的方式 雙擊添加過孔 布線通常選擇line，45度轉角
51：布線，群組走線 1、布線命令狀態(tài)下，框選焊盤 2、布線命令狀態(tài)下，右鍵選擇Temp Group，逐個點選
線走出后，可右鍵Change Control Trace，更換基準控制線。 也可以再單獨走線，然后又采用總線的方式。
52：布線，高速布線信息展示 User Preferences Editor-->Etch-->allepro_dynam_timing，復選框選擇on，就會在布線的時候，跟隨鼠標，實時顯示相對延遲的信息。 絕對延時的左右側顯示分別表示走線長度小于和大于約束規(guī)則設置的要求。
53：布線，差分對的布線 在Constraint里面選擇，將走線顯示出來。 走差分線的時候，軟件會自動走兩根線。 Single Trace Mode會切換到單根線走線。 差分走線間距不是很重要，線長的等長才是最重要的指標（誤差小于10mil）。 走線的時候會成對添加過孔。 Route-->Slide進行修線，還可以調整過孔的位置。
54：高速布線的兩種方式的注意點 T型連接點 可以設置連接點的大小，也是通過Slide的方式對布線進行調整。
蛇形走線 Route-->Delay Tune Gap間距設置成三倍線寬。 Style里面的Trombone信號最好，Sawtooth其次，Accordion最差，區(qū)別不大。 轉角采用圓弧的會比較好，在幾百兆速度的時候會把性能優(yōu)勢體現(xiàn)出來。
Cline Segs只對某一線段進行操作。 Cline針對整條線操作。
Gloss批處理命令暫時不要用。
55：覆銅的操作 建議內電層采用正片 動態(tài)的（Dynamic copper），選擇層，設置網(wǎng)絡。 設置覆銅網(wǎng)絡：Shape-->Select Shape or Void，右鍵Assign Net，然后在option設置網(wǎng)絡。 挖空：Shape-->Manual Void，設置挖空圖形形態(tài)。 刪除孤島：Shape-->Delete Island。
靜態(tài)銅皮操作（Static solid），選擇網(wǎng)絡，繪制。 合并同一個網(wǎng)絡的銅皮：Merge Shape
56：銅皮內電層的分割 設置高亮，給不同的電源網(wǎng)絡分配不同的顏色，Display-->Highlight。 添加分割線，Add-->Line，Class選擇Anti Etch，Subclass選擇Power，設置線寬（20mil，40mil），考慮相鄰網(wǎng)絡的電壓差，線寬就是相鄰銅皮的間距，并把線拉到板框外，如果有包圍的情況，里面的線需要是封閉的。 銅皮的分割，Edit-->Split Plane-->Create，選擇分割的層，類型為動態(tài)的，選擇高亮區(qū)域連接的網(wǎng)絡。 刪除高亮。 刪除孤島。 不同層銅皮之間盡量不要相互覆蓋，減少噪聲耦合。
57：布線約束后的檢查與工作 添加測試點用于在線測試和裸板測試。 重新編號，PCB設計好之后會修改器件的編號，需要返回給原理圖。Logic-->Auto Rename Refdes-->Rename，選擇所有的元器件。more里面設置詳細的參數(shù)，包括層，方向，保留前綴等。 Rename最好在布線之前操作，因為會影響約束規(guī)則設置，會出現(xiàn)很多規(guī)則出錯的地方。 回注，打開原理圖工具Capture CIS，Tools-->Back Annotate。選擇回注的文件，更新到原理圖。 查看報告文件，allegro里面Tools-->Quick Reports，選擇需要的報告文件。
Setup-->Drawing Options里面查看大概信息 常用報告 Design Rules Check Report Unconnect Pins Report Shape Dynamic State Shape No Net Shape Island
最后做一次數(shù)據(jù)庫的檢查，排查所有的問題 Tools-->Update DRC設置 Database Check（數(shù)據(jù)庫檢查，勾選里面的選項）
58：調整絲印 隱藏電器層面顯示，Etch，Assembly 打開絲印層，Autosilk_Top，Autosilk_Bottom 生成絲印，Manufacture-->Silkscreen，設置參數(shù)，層等，自動生成絲印。 修改絲印字體，Edit-->Change，選中Text，修改字體粗細和字號，對齊方式可以不管。 調整文字位置和方向，可分別對每層進行修改。 添加便于調試的文字說明，Add-->Text，class：Manufacture，Subclass：Autosilk_Top(Bottom)。
59：鉆孔文件相關操作 設置參數(shù)，Manufacture-->NC-->NC Parameters 產生鉆孔文件，drl文件，Manufacture-->NC-->NC Drill（只處理圓形的孔），注意點Drilling處，如果全是通孔，選擇Layer Pair，如果存在盲孔，則選擇By layer。 產生方形鉆孔文件，rou文件，Manufacture-->NC-->NC Route（處理方形和橢圓形的孔）。可選設置開槽路徑。可直接找PCB廠家制作。
產生鉆孔表和鉆孔圖，首先設置Display，只留下outline，Manufacture-->NC-->NC Legend，設置輸出單位。
60：光繪文件制作步驟 命令：Manufacture-->Artwork，設置參數(shù)，每一層的正負片需要單獨設置，一般內層選負片（底片的正負片，與shape正負片的概念不同），外層選正片。Device type選擇RS274X，國內的廠商基本都能識別。 可選設置，設置產生光繪文件的區(qū)域，Setup-->Areas-->Photoplot Outline。
生成Artwork的具體步驟 art結尾 方法1 顯示頂層絲印信息（Board，Package，Autosilk） 在Artwork里面新建Film，系統(tǒng)自動添加打開的層 然后繼續(xù)修改顯示層的信息，創(chuàng)建新的Film。 方法2 創(chuàng)建Film相對應的文件夾 修改顯示層的信息 在文件夾右鍵Match Display
Film包含的層 電氣層，頂層和底層的絲印層（silkscreen），頂層和底層的阻焊層（soldermask），頂層和底層的加焊層（pastemask），outline，Dirll。
需要提供給廠家的文件 .art文件 .drl文件 .rou文件 art_param.txt文件 nc_param.txt文件
來源： http://blog.csdn.net/cc214042/article/details/52728992

總結

以上是生活随笔為你收集整理的EDA软件_Cadence软件使用教程视频学习笔记的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內容還不錯，歡迎將生活随笔推薦給好友。