传输线特征阻抗计算
在計算阻抗之前,我想很有必yi要理解這兒阻抗的意義
傳輸線阻抗的由來以及意義
傳輸線阻抗是從電報方程推導(dǎo)出來(具體可以查詢微波理論)
如下圖,其為平行雙導(dǎo)線的分布參數(shù)等效電路:
?
從此圖可以推導(dǎo)出電報方程
?
取傳輸線上的電壓電流的正弦形式
?
得
?
推出通解
?
?
定義出特性阻抗
?
無耗線下r=0, g=0 得
?
注意,此特性阻抗和波阻抗的概念上的差異(具體查看平面波的波阻抗定義)
?
特性阻抗與波阻抗之間關(guān)系可從?此關(guān)系式推出.
Ok,理解特性阻抗理論上是怎么回事情,看看實際上的意義,當(dāng)電壓電流在傳輸線傳播的時候,如果特性阻抗不一致所求出的電報方程的解不一致,就造成所謂的反射現(xiàn)象等等.在信號完整性領(lǐng)域里,比如反射,串?dāng)_,電源平面切割等問題都可以歸類為阻抗不連續(xù)問題,因此匹配的重要性在此展現(xiàn)出來.
疊層(stackup)的定義
我們來看如下一種stackup,主板常用的8 層板(4 層power/ground 以及4 層走線層,sggssggs,分別定義為L1, L2…L8)因此要計算的阻抗為L1,L4,L5,L8
?
下面熟悉下在疊層里面的一些基本概念,和廠家打交道經(jīng)常會使用的
Oz 的概念
Oz 本來是重量的單位Oz(盎司 )=28.3 g(克)
在疊層里面是這么定義的,在一平方英尺的面積上鋪一盎司的銅的厚度為1Oz,對應(yīng)的單位如下
?
?介電常數(shù)(DK)的概念
電容器極板間有電介質(zhì)存在時的電容量Cx 與同樣形狀和尺寸的真空電容量Co之比為介電常數(shù)：
ε = Cx/Co = ε'-ε"
?Prepreg/Core 的概念
pp 是種介質(zhì)材料,由玻璃纖維和環(huán)氧樹脂組成,core 其實也是pp 類型介質(zhì),只不過他兩面都覆有銅箔,而pp 沒有.
傳輸線特性阻抗的計算
首先,我們來看下傳輸線的基本類型,在計算阻抗的時候通常有如下類型: 微帶線和帶狀線,對于他們的區(qū)分,最簡單的理解是,微帶線只有1 個參考地,而帶狀線有2個參考地,如下圖所示
?
對照上面常用的8 層主板,只有top 和bottom 走線層才是微帶線類型,其他的走線層都是帶狀線類型
在計算傳輸線特性阻抗的時候, 主板阻抗要求基本上是:單線阻抗要求55 或者60Ohm,差分線阻抗要求是70~110Ohm,厚度要求一般是1~2mm,根據(jù)板厚要求來分層得到各厚度高度.
在此假設(shè)板厚為1.6mm,也就是63mil 左右, 單端阻抗要求60Ohm,差分阻抗要求100Ohm,我們假設(shè)以如下的疊層來走線
?
先來計算微帶線的特性阻抗,由于top 層和bottom 層對稱,只需要計算top 層阻抗就好的,采用polar si6000,對應(yīng)的計算圖形如下:
?
在計算的時候注意的是:
1,你所需要的是通過走線阻抗要求來計算出線寬W(目標(biāo))
2,各廠家的制程能力不一致,因此計算方法不一樣,需要和廠家進(jìn)行確認(rèn)
3,表層采用coated microstrip 計算的原因是,廠家會有覆綠漆,因而沒用surface microstrip 計算,但是也有廠家采用surface microstrip 來計算的,它是經(jīng)過校準(zhǔn)的
4,w1 和w2 不一樣的原因在于pcb 板制造過程中是從上到下而腐蝕,因此腐蝕出來有梯形的感覺(當(dāng)然不完全是)
5,在此沒計算出精確的60Ohm 阻抗,原因是實際制程的時候廠家會稍微改變參數(shù),沒必要那么精確,在1,2ohm 范圍之內(nèi)我是覺得沒問題
6,h/t 參數(shù)對應(yīng)你可以參照疊層來看
再計算出L5 的特性阻抗如下圖
?
記得當(dāng)初有各版本對于stripline 還有symmetrical stripline 的計算圖,實際上的差異從字面來理解就是symmetrical stripline 其實是offset stripline 的特例H1=H2
在計算差分阻抗的時候和上面計算類似,除所需要的通過走線阻抗要求來計算出線寬的目標(biāo)除線寬還有線距,在此不列出
選用的圖是
?
?
在計算差分阻抗注意的是:
1,在滿足DDR2 clock 85Ohm~1394 110Ohm 差分阻抗的同時又滿足其單端阻抗,因此我通常選擇的是先滿足差分阻抗(很多是電流模式取電壓的)再考慮單端阻抗(通常板廠是不考慮的,實際做很多板子,問題確實不算大,看樣子差分線還是走線同層同via 同間距要求一定要符合)
----------謹(jǐn)以此文懷念初學(xué)SI 的艱苦歲月
-------------------------------------------------------------------------------------------------------------------------------------
-------------------------------------------------------------------------------------------------------------------------------------
特性阻抗公式 (含微帶線,帶狀線的計算公式)
a.微帶線(microstrip)?
Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W為線寬，T為走線的銅皮厚度，H為走線到參考平面的距離，Er是PCB板材質(zhì)的介電常數(shù)(dielectric constant)。此公式必須在0.1<(W/H)<2.0及1<(Er)<15的情況才能應(yīng)用。
b.帶狀線(stripline)?
Z=[60/sqrt(Er)]ln{4H/[0.67π(0.8W+T)]} 其中，H為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在W/H<0.35及T/H<0.25的情況才能應(yīng)用
-------------------------------------------------------------------------------------------------------------------------------------
-------------------------------------------------------------------------------------------------------------------------------------
差分阻抗的計算方法及公式
?
The Differential Impedance Calculator is provided?free?to registered users.?Please Register here
Instructions:
1. Select the number of substrate layers required.
2. You will then be presented with a table representing the suggested stack-up for that type of substrate.
3. Modify the variables to examine the effects on the trace Characteristic and Differential Impedance.
| Number of physical board layers | ||||
| 4 | 6 | 8 | 10 | 12 |
?
Important:?The trace separation should not be adjusted to alter the Differential Impedance - trace separation should always be kept to the minimum clearance specified by the PCB vendor.
?
Note:
1.??????All dimensions are in MIL (thousands of an inch).
2.??????The Dielectric Constant of FR4 material may vary by as much as 20% (4.2 to 5.2).
3.??????The overall Dielectric Thickness (Cu to Cu) should total 62 MIL nominally.
4.??????Variables unavailable for modification have no significant effect on the impedance of the traces.
5.??????The default multilayer board stack-ups are taken from Advance Design for SMT, Barry Olney/AMC.
6.??????The Impedance Calculator uses formulae derived from:
·????????IPC-D-317 - Design Standard for Electronic Packaging Utilizing High Speed Techniques.?
·????????EMC & the Printed Circuit Board - Montrose.
7.??????Only Edge Coupled Differential Pairs are considered. No allowance has been made for Broad Side Coupling from adjacent layers. It is good practice to route adjacent layers orthogonal to each other in order to reduce any coupling that may occur.
8.?? To reduce EMI, high frequency, fast rise time signals should be routed between the reference planes.
?
All care has been taken to ensure that the results are correct but no responsibility is taken for any errors.
?
If you prefer to do the calculations yourself - please use the formulae below.
?
| Zo =? [80/Sqrt Er]* ln(1.9(2H+T)/(0.8W+T)) * (1 - (H?/ 4(H?+?C?+ T))) Zdiff = 2*Zo (1 – 0.347 e-2.9D/B)? |
?
where
W = trace width
T = trace thickness
H = distance to nearest reference plane
Er = dielectric constant
D = trace edge to edge spacing
C?=?signal layer?separation
B?=?reference plane?separation
?
| 4.7 |
| 2.2 |
| 2.5 |
| 3.5 |
| 4.2 |
Relative Dielectric Constants of substrate materials
原文地址：http://www.linelayout.com/bbs/html/20091011/4790.htm
總結(jié)
- 上一篇： 易库和易书
- 下一篇： 菜鸟的数学建模之路（七）：灰色预测方法