本文介紹一種在verilog中，運用PLI+VPI機制調(diào)用C程序獲得cover property的覆蓋情況從而控制仿真的方法，其中的C程序，可以接受傳參，且可以有返回值，仿真器選擇的VCS。

編寫C程序 #include <stdio.h> #include "vpi_user.h" //使用PLI有兩種機制：TF/ACC機制，或者VPI機制//void hello_calltf(int user_data, int reason) //{ // int var,result; // var = tf_getp(1);//取$hello調(diào)用時的第一個參數(shù)傳遞值 // result = var; // tf_putp(0, result);//實際返回值 // 0; //}void get_cover_cnt_calltf(int user_data, int reason) {vpiHandle hd;hd=vpi_handle_by_name(tf_getcstringp(1),Null);//根據(jù)string獲取句柄//從第一個形參獲取傳入的property層級路徑名，//注意使用bind時，property的層級路徑是在被bind的instance下面，如:top.xxx.assert_module.cover_nametf_putp(0,vpi_get(vpiAssertSuccessCovered,hd);//獲取此property的success次數(shù)0; }

?

建立鏈接，下面兩種方式任選其一即可

tab模式，編寫xxx.tab文件，內(nèi)容參考： $hello size=32 call=get_cover_cnt_calltf //如果期望調(diào)用的C程序有返回值，則必須聲明size=xxx，PLI視其為function，否則視其為task（無返回值）

?

注冊模式，麻煩，略。

仿真選項 vcs hello.c -P xxx.tab +vpi ...

在平臺中調(diào)用即可獲得所傳property的覆蓋情況：

var=$hello("top.xxx.assert_module.property_inst_name");

?

大功告成！

參考資料：

hello world

Verilog PLI Tutorial

---

上面的方法不好用，現(xiàn)在都是用DPI機制了，可以參考SV綠皮書C語言部分，只需兩步：

1.C程序部分修改：

int get_cover_cnt_calltf(char *cp_name) {vpiHandle hd;hd=vpi_handle_by_name(cp_name,Null);//根據(jù)string獲取句柄//從第一個形參獲取傳入的property層級路徑名，//注意使用bind時，property的層級路徑是在被bind的instance下面，如:top.xxx.assert_module.cover_namereturn vpi_get(vpiAssertSuccessCovered,hd);//獲取此property的success次數(shù) }

2.SV部分修改：

import "DPI-C" function int get_cover_cnt_call_tf(input string cp_name);//使用sv語法... get_cover_cnt_call_tf("top.xxx.cp_name");//注意沒有$符號

?

總結(jié)

以上是生活随笔為你收集整理的基于VCS使用VPI+PLI/DPI在verilog中调用C程序进行cover property驱动的仿真控制的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。