以下操作在ModelSim SE PLUS 6.2b中完成

1.新建一個(gè)工程 file -> new -> project… 此時(shí)會(huì)彈出一個(gè)Creat Project對(duì)話框,輸入一個(gè)工程名,選擇保存路徑 (不要包含中文),其他默認(rèn)就行了;

2.點(diǎn)OK后會(huì)彈出一個(gè)Add items to the Project,里面有幾個(gè)可選項(xiàng),應(yīng)該很容易明白;

3.添加好文件后,點(diǎn)close把Add items to the Project對(duì)話框關(guān)閉,這時(shí)在左側(cè)的workspace的project窗口里可以看到剛才添加的文件,雙擊可以打開這些文件進(jìn)行編輯,編輯好后保存;

下面是第一個(gè)Verilog例子，該例子描述了一個(gè)4位加法器：

module adderN #(parameter N=4)(input[N-1:0] a,input[N-1:0] b,input cin,output cout,output[N-1] sum );assign{cout,sum)=a+b+cin; endmodule

4.右擊剛才編輯好的文件compile -> compile select(或根據(jù)自己需要選其他項(xiàng)),如果沒有錯(cuò)誤,則在底部的命令窗口可以看到編譯成功的消息(呈綠色),否則會(huì)出現(xiàn)出錯(cuò)的消息(呈紅色),雙擊它會(huì)彈出一個(gè)更具體的窗口提示你出錯(cuò)的地方.

5.修改所有錯(cuò)誤直到編譯成功.這時(shí)可以在菜單欄選擇Simulation -> Start simulatio… 這時(shí)會(huì)彈出一個(gè)Start simulatio的對(duì)話框,在Design的標(biāo)簽下你會(huì)看到有很多庫,展開work庫會(huì)看到剛才編譯成功的文件(如果有多個(gè)文件的話選擇一個(gè)你想仿真的,比如測(cè)試程序,這時(shí)底部的OK會(huì)由剛才的不可用變成可用的),然后把Opitimization選項(xiàng)下的Enable opitimization前復(fù)選取消(這樣可以保證過會(huì)兒所有的輸入輸出都可以看到,你可以試試不取消這項(xiàng)有何區(qū)別),然后點(diǎn)OK就行了.

6.選擇view -> Objects就可以看到你想仿真的各個(gè)量,選中它們并右擊Add to wave -> Selected signals,這時(shí)就會(huì)彈出一個(gè)波形仿真窗口.如果你的測(cè)試文件寫得沒問題的話就可以看到仿真波形,你也可以觀察底部的命令窗口察看相關(guān)信息.

7.如果沒寫測(cè)試文件的話,在波形仿真窗口右擊相關(guān)信號(hào),選擇force…設(shè)置想仿真的值或clock…把該量設(shè)置為時(shí)鐘,然后點(diǎn)工具欄上的Run或Simulation菜單下的Run.

總結(jié)

以上是生活随笔為你收集整理的【Modelsim入门】新建项目，添加verilog文件，经编译的程序进行仿真的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。