一、SignalTap II簡介

傳統(tǒng)的FPGA板級調(diào)試是由外接的邏輯分析儀連接到FPGA的控制管腳，然后將內(nèi)部信號引出至引腳IO上，進行板級調(diào)試，當(dāng)需測試的IO變多時會顯得繁瑣。SignalTap II其借用了傳統(tǒng)邏輯分析儀的理念以及大部分的功能，將這些功能植入到FPGA的設(shè)計當(dāng)中，編程后存放在電路板的目標(biāo)器件中，使用FPGA資源來構(gòu)成嵌入式邏輯分析儀。SignalTap II不需要將待測信號引出至I/O上，也不需要電路板走線或者探點，當(dāng)然更不需要外部的邏輯分析儀的花費，它集成在Altera公司提供 的FPGA開發(fā)工具Quartus II軟件中。

二、SignalTap II操作界面

界面主要由例化管理器、JTAG鏈配置、信號配置、數(shù)據(jù)日志、分層顯示、節(jié)點列表和觸發(fā)條件組成。

JTAG鏈配置：連接硬件設(shè)備和下載程序（sof文件）。
節(jié)點列表和觸發(fā)條件：添加需要觀察的信號，分析。
信號配置：設(shè)置采樣時鐘，設(shè)置采樣深度。

三、操作步驟

1、打開FPGA工程，可通過雙擊par文件夾下的name.pqf文件打開。

?2.在Quartus軟件界面的菜單欄中，點擊Tool-->SignalTap II Logic Analyzar。

?3.此時需要連接usb?blaster 下載器，雙擊節(jié)點列表和觸發(fā)條件框空白處即可選擇觀察信號

4.選擇觀察信號，Fiter處選擇SignalTap II:pre-synthesis 雙擊觀察信號即可

?5.選擇采樣信號，2K為采樣深度，當(dāng)FPGA資源空間有限時可適當(dāng)降低

?6.點擊左上角File 保存到工程文件中par文件夾下

7.編譯工程 下載程序即可 然

?

?8.采集操作

?上圖中第一個圖標(biāo)表示只運行一次；第二個圖標(biāo)表示自動運行，也就是會一直刷新采樣的 波形；第三個圖標(biāo)表示停止運行，點擊下圖左下角Data和setup即可配置以及觀察信號如下圖。

?

總結(jié)

以上是生活随笔為你收集整理的[FPGA]SignalTap II的使用的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。