CPU設計-基于LoongArch架構的MIPS

• • 1. 簡單說說流水線CPU
  • 2.流水線CPU中的指令相關與流水線沖突
  • 3.解決流水線CPU設計中的數據相關沖突方法
  • • (1) 阻塞技術
    • (2) 前遞技術
  • 參考文獻：

1. 簡單說說流水線CPU

單發射靜態五級流水線CPU：
取指(IF)->譯碼(ID)->執行(EXE)->訪存(MEM)->寫回(WB)
流水線CPU設計的精髓理解起來就像是流水線生產的工場一樣，一個階段單獨完成一項指定的功能。
（1）時間流水
以五段流水為例，五段為：取指-譯碼-訪存-執行-回寫
把每一段當做一部分，在前一條指令由取指到譯碼階段時，即開始下一條指令的取指。

（2）空間流水
類比時間流水，簡單理解為把每一部分擴充為原來工作效率的n倍；即原來在取指階段一下取一條指令，現在可以一下取2條或多條。

2.流水線CPU中的指令相關與流水線沖突

3.解決流水線CPU設計中的數據相關沖突方法

(1) 阻塞技術

簡單理解：讓下一條指令的某一級停下來去等待上面指令出來最后的待用結果，即等到上面指令已完全完成五級流水操作。
與“寫后讀”相關引發的沖突：即上一級還未寫入寄存器或數據RAM而緊接著的下一條指令在執行階段已經需要用到這個新值。

阻塞技術：讓下一條指令在執行階段等待上一條指令完成整個指令。

(2) 前遞技術

簡單理解：將出來的待用結果直接通過專用路徑送到相應的流水級階段，不用等到最后一段的寫回操作。
解決與“寫后讀”相關引發的沖突：

前遞技術：上一條指令需要寫入的結果出來之后直接送到下一條指令需要的流水階段。
我把剛剛出爐的新鮮的加法結果直接送給下一條指令去吃.這就是所謂內部前推(Internal Forwarding)，或稱內部旁路(Bypass)。

參考文獻：

《CPU設計實戰》汪文祥 邢金璋 著
《計算機體系結構基礎 第三版》 胡傳武等著
《計算機原理與設計：Verilog HDL版》 李亞民著

總結

以上是生活随笔為你收集整理的CPU设计相关笔记的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。