歡迎FPGA工程師加入官方微信技術群

點擊藍字關注我們FPGA之家-中國最好最大的FPGA純工程師社群

一、時鐘相關概念

理想的時鐘模型是一個占空比為50%且周期固定的方波。Tclk為一個時鐘周期，T1為高脈沖寬度，T2為低脈沖寬度，Tclk=T1+T2。占空比定義為高脈沖寬度與周期之比，即T1/Tclk。

圖1 理想時鐘波形

建立時間(Tsu):是指在時鐘上升沿到來之前數據必須保持穩定的時間；

保持時間(Th):是指在時鐘上升沿到來以后數據必須保持穩定的時間。如圖2所示。

圖2 建立和保持時間

一個數據需要在時鐘的上升沿鎖存，那么這個數據就必須在這個時鐘上升沿的建立時間和保持時間內保持穩定。

上面列舉的是一個理想的時鐘波形，而實際時鐘信號的分析要比這復雜得多。時鐘本身也具有一些不確定性，如時鐘抖動(jitter)和時鐘偏斜(sknew)等。時鐘的邊沿變化不可能總是理想的瞬變，它會有一個從高到低或者從低到高的變化過程，實際的情況抽象出來就如圖3所示，時鐘信號邊沿變化的不確定時間稱之為時鐘偏斜(clock skew)。再回到之前定義的建立時間和保持時間，嚴格的說，建立時間就應該是Tsu+T1，而保持時間就應該是Th+T2。

圖3 時鐘抖動模型

時鐘分析的起點是源寄存器(reg1)，終點是目的寄存器(reg2)。時鐘和其他信號的傳輸一樣都會有延時。圖4中，時鐘信號從時鐘源傳輸到源寄存器的延時定義為Tc2s，傳輸到目的寄存器的延時定義為Tc2d，時鐘網絡延時就定義為Tc2d與Tc2s之差，即Tskew=Tc2d-Tc2s。

圖4 時鐘偏斜的寄存器傳輸模型

圖5是時鐘偏斜模型的波形表示。

圖5 時鐘偏斜的波形圖

clk是源時鐘，可以認為是一個理想的時鐘模型。clk_1是時鐘傳輸到源寄存器reg1的波形(延時Tc2s)，clk_2是時鐘傳輸到目的寄存器reg2的波形(延時Tc2d)。data_1是數據在源寄存器reg1的傳輸波形，data_2是數據在目的寄存器reg2的傳輸波形。

圖6 數據與時鐘關系

歡迎FPGA、嵌入式、信號處理等工程師關注公眾號

全國第一大FPGA微信技術群

歡迎大家加入全國FPGA微信技術群，這個群體擁有數萬工程師、一群熱愛技術的工程師，這里的FPGA工程師相互幫助，相互分享，技術氛圍濃厚！趕緊叫上小伙伴一起加入吧！！

用手指按住就可以加入FPGA全國技術群哦

FPGA之家元器件芯城

優勢元器件服務，有需求請掃碼聯系群主：金娟 郵箱：293580331@qq.com?歡迎推薦給采購

ACTEL、AD部分優勢訂貨(經營全系列)：

XILINX、ALTERA優勢現貨或訂貨(經營全系列)：

(以上器件為部分型號，更多型號請咨詢群主金娟)

服務理念：FPGA之家元器件自營芯城，旨在方便工程師快速方便購買器件服務，經過數年竭誠服務，我們的客服遍布國內大型上市公司、軍工科研單位、中小企業、最大的優勢是強調服務至上的理念、并且做到快速交貨、價格優惠！

直營品牌：Xilinx ALTERA ADI TI NXP ST E2V、鎂光 等百余元器件品牌，尤其擅長歐美對華禁運器件，歡迎工程師朋友把我們推薦給采購或者親自咨詢我們！我們將一如既往提供業內最佳服務！

FPGA技術群官方鳴謝品牌：Xilinx、 intel(Altera)、microsemi(，Actel)、LattIC e，Vantis，Quicklogic，Lucent等

總結

以上是生活随笔為你收集整理的cpld xilinx 定义全局时钟_时钟相关概念的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。