vivado实现基本D触发器
生活随笔
收集整理的這篇文章主要介紹了
vivado实现基本D触发器
小編覺(jué)得挺不錯(cuò)的,現(xiàn)在分享給大家,幫大家做個(gè)參考.
vivado實(shí)現(xiàn)基本D觸發(fā)器
基本D觸發(fā)器功能
一個(gè)基本的 D 觸發(fā)器的工作原理為:當(dāng)時(shí)鐘信號(hào)的上升沿到來(lái)時(shí),輸入端口 D 的數(shù)據(jù)將傳遞給輸出端口 Q 和輸出端口 Q。在此,輸出端口 Q 和輸出端口 Q 除了反相之外,其他特性都是相同的。
Verilog代碼實(shí)現(xiàn)
module async_rddf(clk, d,q,qb); input clk, d; output q,qb; reg q,qb; always @(posedge clk) beginq<=d;qb<=~d;end endmodule總結(jié)
以上是生活随笔為你收集整理的vivado实现基本D触发器的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問(wèn)題。
- 上一篇: vivado环境下实现比较器
- 下一篇: vivado实现异步复位的D触发器