1、function中的邏輯被綜合成了什么？

由于function中沒有任何時序結構，function只能綜合出組合邏輯。

例如，以下function有2個輸入信號和一個控制信號，輸出算術運算結果。

2、Verilog function有哪些重要的注意事項？?

2.1? 每次調用function時，局部變量和返回值都被賦值，否則將導致形成鎖存器。 例如，以下示例中，if條件語句沒有else語句。也就是說，如果sel是false，該function將返回其先前調用的值，就好像結果被鎖存住了。

2.2 fucntion只用于綜合成組合邏輯。但是，fucntion的最終結果可以用作D觸發器的輸入。

2.3 fucntion不應包括延遲(＃)或事件控制(@，wait)語句。

2.4 fucntion可以調用其他fucntion，但不能調用task。

2.5 fucntion在調用時會返回一個值。

2.6 fucntion內聲明的parameters，作用范圍僅在本地，并且不能在fucntion之外使用。 在以下示例中，width參數在函數之外聲明，double_width參數在函數內聲明。

3、task中的邏輯被綜合成了什么？?

雖然在task中可以有@等時序控制結構中，它僅適用于仿真。綜合工具會忽略所有task中的時序結構。因此，如果task中存在時序控制結構，可能會存在仿真和綜合不匹配的現象。

因此，在可綜合verilog中一般只會使用task綜合基本的組合邏輯，在testbench中調用帶有時序控制結構的task具有較好的通用性。

以下是組合邏輯task的示例，即comb_task，執行輸入in1的位或(OR)。 注意int_out1和int_out2的聲明是reg型，因為task的輸出只能通過reg而不是wire接收。

4、使用task和module實現可重用邏輯有什么區別？

下表總結了兩種方法之間的差異：

5、task和fucntion是否可以在module-endmodule之外聲明么？

可以。 在SystemVerilog中，可以在module-endmodule外聲明task和function。在Verilog-1995或Verilog-2001中是不可以的，會產生編譯錯誤。例如，以下代碼中，在module-endmodule范圍之外聲明了task modify_value。

同樣，在使用SystemVerilog中，function-endfunction也可以在同一文件中的module-endmodule范圍之外聲明。

往期精彩

Verilog設計與邏輯綜合實例解析(含代碼)(賦值)

總結

以上是生活随笔為你收集整理的verilog实例_Verilog设计与逻辑综合实例解析（含代码）（Tasks amp;Functions）的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。