FPGA教程目錄

MATLAB教程目錄

---------------------------------------------------------------------------------------

        Verilog HDL主要用于數字電路設計的描述，因此縮寫的程序需要是可綜合的語句。而Verilog HDL語法中有大量的仿真驗證語句，這些都屬于仿真測試時使用，不能被綜合成電路。所以在實際設計電路系統時，需要注意區分可綜合語句與testbench的區別。

       下面對可綜合的語句和不可綜合的 語句進行總結整理：

1.可綜合關鍵詞總結：

端口信號	inout，input，output

參數

parameter

模塊	module，endmodule

總結

以上是生活随笔為你收集整理的15.verilog可综合语句设计综述的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。