//邏輯與
wire c;
wire [3:0] a=4’b0101；
wire [3:0] b=4’b1110;
c=a && b；
//c=1
邏輯與&&表示的是交集，2個條件同時成立，結果才為真
wire [3:0] c;
wire [3:0] a=4’b0101；
wire [3:0] b=4’b0000;
c=a & b；
//c=4’b0000
按位與
wire [3:0] c;
wire [3:0] a=4’b0101；
wire [3:0] b=4’b0100;
wire c=a & b；
//c=0100

總結

以上是生活随笔為你收集整理的基础篇-verilog-按位与和逻辑与的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。