文章目錄

• 引言
• 1、Getting Started
• 2、VCS MX flow
• • 2.1 分析過程
  • 2.2 綜合過程
  • 2.3 仿真過程

引言

本文用于總結閱讀VCS user guide后的讀書筆記，具體如果以后用到userguide里面的知識可以更快的去查詢。由于手冊非常全面，長達1000多頁碼，而且涉及到了與C,SV,VHDL,verilog，所以，不可能一朝一日掌握，在已經具備Verilog的基礎上，下面對VCS里面的Verilog部分進行閱讀并做好筆記，然后，隨著能力不斷增強，再逐漸補充，也不失為一種優秀的學習方法。另外，我知道很多人也看過啟芯的視頻，或者跑過官方的一些簡單流程，但我覺得user guide還是有必要看一看。

1、Getting Started

---

前面一大堆介紹了如何安裝，這些不用管，我們已經安裝完畢了。
-----------------------------------分界限--------------------------------------
Using the Simulator
VCS MX使用三個步驟來編譯、綜合、仿真 verilog、vhdl、mixed hdl.
注意：鑒于我們的ubuntu18.04以及安裝的vcs2016 必須使用-full64，否則找不到編譯器

• 分析設計analyzing

vlogan -full64 [ vlogan-option] file.v +v2kvhdlan -full64 [vhdlan-option] file.vhdvlogan -sverilog [vlogan -option] file.sv file2.v

• 綜合設計elaborating

vcs -full64 [compile-option] file.v +v2k

• 仿真設計simulating

simv [run-option]

2、VCS MX flow

2.1 分析過程

分析過程，VCS要做的工作是檢查語法錯誤（syntax errors），VCS會生成一些中間文件，提供給下一級的綜合，并會保存這些中間文件。

using vlogan
注意;鑒于安裝的系統和軟件，務必加上-full64

% vlogan -full64 [vlogan_option] file.v file2.v

option:
【這里舉例幾個參數】具體可以查看userguide

-help
打印vlogan的信息
-nc
壓縮新思科技的版權信息
-q
壓縮所有vlogan的信息
-full64
采用64位仿真分析設計。
-l filename.log
制定一個日志文件 ，由于終端顯示有限
-sverilog
開啟SV。

-timescale=time_unit/time_precision
優先級高于源文件中。

-v library_file
指定Verilog的庫文件來搜索module的定義【比如xilinx的庫】
-y library_directory
指定verilog庫的目錄來搜索module

+incldir+directory
制定包含的頭文件，你也可以指定多個頭文件用+即可

-sverilog
開啟sv

-+v2k
開始veriog2001標準

實際例子：

可以看出生成的AN.DB為分析模塊后產生的一個中間文件

2.2 綜合過程

綜合是開始仿真設計的第二步驟。在這一部分，將會使用生成的中間文件，然后生成一個二進制的可執行文件，simv 。這個可執行的二進制文件將會在仿真中用到。
在這個過程，你可以選擇優化模式或者debug模式。
官方推薦使用debug模式，再切換到優化模式。
在debug模式中，你還可以需選擇部分debug還是fulldebug，這種模式下，VCS的性能不是最好。

句法如下：
鑒于本系統實驗平臺，務必加上-full64

vcs -full64 [elab-option] [libname.] design_unit

design_unit是設計單元
libname. 你可以指定庫
下面看一下選項;具體請查看useguide

搜索Verilog的庫
-lib library1[:library2:library3…]
制定庫文件搜索，對于沒有找到的模塊

-full64

以64位模式開啟綜合和仿真

-file filename
制定一個文件包含了綜合時的選項（這個可以不用每次去敲這么多選項，停方便）

-gui
在運行的時候就開啟DVE，也就是綜合后，立馬執行DVE

-R
立即運行可執行文件，一旦VCS鏈接完成

-l filename.log
指定一個文件用于記錄綜合后的信息，如果你已經輸入了-R選項，VCS會在同一個文件中記錄下綜合和仿真的信息

2.3 仿真過程

有兩種模式，一種是interaction mode（debug mode）
一種是Batch mode（優化模式）
為了以debug模式運行，在綜合時候必須加上-debug 或者-debug_all

當你需要debug你的設計時，比如使用DVE或者UCLI時候，你就需要debug模式

現在 VCS具有以下針對debug的選項
-debug_pp
-debug 部分調試模式
-debug_all 開啟全部調試

使用優化模式（batch mode）被用于當你的設計已經經過驗證，并且沒錯誤，優化模式將會使VCS的運行效果非常好。

總結

以上是生活随笔為你收集整理的VCS user guide读书笔记启发篇的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。