【数字设计】诺瓦科技_笔试面试题目分享
| 四社區(qū)聯(lián)合力薦！近500篇數(shù)字IC精品文章收錄！ |
| 【數(shù)字IC精品文章收錄】學習路線·基礎知識·總線·腳本語言·芯片求職·EDA工具·低功耗設計Verilog·STA·設計·驗證·FPGA·架構·AMBA·書籍 |
筆試
諾瓦科技筆試內容考試比較簡單，主要內容涉及小數(shù)分頻，基本電路結構，verilog語法等內容，記錄的筆試題目如下
inout端口可以定義成下列哪種數(shù)據類型
A.reg型
B.net型
C.reg或net型
D.整數(shù)型
inout端口只能被定義成wire型
下面表達式中結果位1’b1的是
A.4’b1010&4’b1101
B.!4’b1001||!4’b0000
C.&4’b1101
D.~4’b1100
！邏輯運算符的取反，只要這個數(shù)字不全是0，取反后就是0，全是0，取反后是1
一面
區(qū)別數(shù)據傳輸?shù)拇笮『蛿?shù)據位寬：
AHB總線的最大數(shù)據大小是1024位，AHB的數(shù)據位寬是32位
什么影響寫操作的訪問效率
什么影響讀操作的訪問延時
50M時鐘同頻不同相，8bit的數(shù)據，同步到B時鐘域的50M，這樣操作可以嗎
不可以，這里的格雷碼不像是地址一樣遞增的，不滿足相鄰兩個只有1bit變化的條件
I2C，SPI，URAT的內容
I2C支持一個主機多個從機，特殊實現(xiàn)，IO上
三段式狀態(tài)機
最后一段采用時序邏輯輸出
競爭冒險和解決辦法:
在組合邏輯電路中，某個輸入變量通過兩條或兩條以上的途徑傳到輸出端，由于每條途徑延遲時間不同，到達輸出門的時間就有先有后，這種現(xiàn)象稱為競爭。
冒險(risk)：多路信號的電平值發(fā)生變化時，在信號變化的瞬間，組合邏輯的輸出有先后順序，并不是同時變化，往往會出現(xiàn)一些不正確的尖峰信號，這些尖峰信號稱為"毛刺"。如果一個組合邏輯電路中有"毛刺"出現(xiàn)，就說明該電路存在冒險。
二面：
未通過一面，結束在一面上
總結
以上是生活随笔為你收集整理的【数字设计】诺瓦科技_笔试面试题目分享的全部內容，希望文章能夠幫你解決所遇到的問題。
