1．使用 Quartus 編輯波形文件時，界面如下圖所示，圖中用方框標(biāo)注的區(qū)域，名稱是什么？在圖中，A、B是輸入端口，S是輸出端口，要編輯的是哪些信號？為什么。

1．方框標(biāo)注的區(qū)域稱為：信號列表。
A和B要進(jìn)行編輯，S不需要編輯。
因為做仿真時，只需要設(shè)置輸入信號，輸出信號是由計算機通過仿真計算得到的，在波形文件中并不需要對輸出進(jìn)行設(shè)置，設(shè)置了也不會有效果。

2．在 Quartus 的工具欄中，有兩個按鈕，在下圖中已經(jīng)標(biāo)注出來，請分別說明這兩個按鈕的功能是什么？

2．按鈕1是全程編譯，把工程項目的內(nèi)容進(jìn)行各層級的綜合，并裝配成可以下載到PLD器件上的配置文件或編程文件。
按鈕2是仿真，可以根據(jù)設(shè)置，通過點擊該按鈕進(jìn)行功能仿真或時序仿真。

3．在使用 Quartus 進(jìn)行 PLD 開發(fā)時，“引腳鎖定”是其中的一個步驟，請介紹什么是引腳鎖定，為什么要做引腳鎖定，以及引腳鎖定前、后所要做的工作步驟。

3．引腳鎖定是把設(shè)計中的輸入、輸出端口與硬件芯片上確切存在的引腳進(jìn)行映射的過程，通過引腳鎖定后，設(shè)計下載到硬件芯片上，才能通過指定的引腳進(jìn)行輸入、輸出，實現(xiàn)硬件功能。
引腳鎖定之前，要完成工程的全程編譯，完成引腳鎖定后，要對工程再進(jìn)行一次全程編譯。

4．在使用 Quartus 進(jìn)行 PLD 開發(fā)時，下圖所呈現(xiàn)的是哪一個步驟？請介紹一下這個步驟的過程及作用。

4．所呈現(xiàn)的是編程下載的步驟。
該步驟的過程是：選擇要使用的編程器硬件，選擇要下載到器件的編程文件或配置文件，再選擇下載方式，最后把文件下載到器件中，使器件具備相應(yīng)的硬件功能。

5．在使用 Quartus 進(jìn)行 PLD 開發(fā)時，下圖所呈現(xiàn)的是哪一個步驟？請介紹一下這個步驟的過程及作用。

5．圖中所顯示的步驟，是把VHDL設(shè)計文件轉(zhuǎn)換為BSF文件的過程。
VHDL是文本輸入設(shè)計文件，BSF是原理圖輸入的符號文件，通過這個步驟，可以通過VHDL設(shè)計文件生成1個BSF符號文件，以便在更高層級的設(shè)計中引用這個設(shè)計成果。

6．給出一個七段數(shù)顯管譯碼電路的 VHDL 程序，結(jié)合7段數(shù)顯管的結(jié)構(gòu)，請簡述這個譯碼電路的原理。

6．7段數(shù)顯管可以有共陽或共陰的接法。共陽接法時，控制引腳送入低電平點亮相應(yīng)的段；共陰接法時，控制引腳送入高電平點亮相應(yīng)的段。
根據(jù)7段數(shù)顯管的圖，要顯示數(shù)字“0”時，要點亮的段為：0、1、2、3、4、5。參考譯碼電路的代碼，當(dāng)給譯碼電路送入數(shù)據(jù)“0”時，輸出“0000001”，即點亮了前5段，第6段不點亮。
亦可知，該數(shù)顯管采用的接法是共陽的接法。

7．在使用 Quartus 進(jìn)行 PLD 開發(fā)時，下圖所呈現(xiàn)的是哪一個步驟？請對圖上標(biāo)注的各個步驟的含義進(jìn)行說明。

7．圖中所呈現(xiàn)的是調(diào)用LPM模塊的操作。
在操作中，選擇了PLL模塊進(jìn)行訂制，選擇了Cyclone II系列的芯片作為硬件，指定了輸出文件選用VHDL格式，并指定了調(diào)用文件的輸出路徑和名稱。

8．在使用 Quartus 進(jìn)行 PLD 開發(fā)時，下圖所呈現(xiàn)的是哪一個步驟？請對圖上標(biāo)注的各個步驟的含義進(jìn)行說明。

8．圖上呈現(xiàn)的是調(diào)用LPM，訂制模塊調(diào)用文件的過程。
首先選擇了要調(diào)用的LPM模塊的類型和模塊內(nèi)容，再設(shè)置要輸出的調(diào)用文件的類型為VHDL文件，最后指定了調(diào)用文件的存盤位置和存盤名稱。

9．在 Quartus 中調(diào)用 LPM_COUNTER，要對計數(shù)器進(jìn)行一定的設(shè)置，請解釋以下的兩個圖中標(biāo)注出的步驟設(shè)置的是什么內(nèi)容？

9．首先要對計數(shù)器的輸出位數(shù)進(jìn)行設(shè)置，設(shè)置為10位；
再對計數(shù)方向進(jìn)行設(shè)置，設(shè)置為累加計數(shù)器；
再對計數(shù)的模進(jìn)行設(shè)置，設(shè)置模為1000；
最后為計數(shù)器指定了進(jìn)位輸出端口。

10．使用 Quartus 對 EDA 工程進(jìn)行管理時，出現(xiàn)下圖所示的窗口，請介紹該窗口是用于設(shè)置工程的哪些內(nèi)容的，圖中所標(biāo)出的方框中的選項又是什么。

10．該窗口是用于設(shè)置工程所使用的硬件，圖中所標(biāo)示出的方框，即為可選用的FPGA硬件列表。

11．使用 Quartus 創(chuàng)建 EDA 工程后，要設(shè)置所選用的硬件的引腳狀態(tài)，分別如以下2圖所示。請問這兩個圖中的設(shè)置內(nèi)容分別是什么？各有什么作用？

11．設(shè)置內(nèi)容分別是雙功能引腳的功能和未使用引腳的電平狀態(tài)。
把雙功能引腳設(shè)置為普通I/O，可以把這些引腳與普通引腳一樣進(jìn)行使用。
把未使用的引腳的電平設(shè)置為輸入三態(tài)，可以避免點亮與未使用引腳連接的那些電路。

12．使用 Quartus 繪制原理圖輸入文件時，要向圖中插入元件就要打開符號工具，下圖中用所標(biāo)注方框中有兩個原件，它們分別是什么原件？它們的作用是什么？在設(shè)計中是否必須使用它們。

12．圖中方框中的兩個原件分別是輸入端口、輸出端口。
輸入端口可以把要處理的信號傳入；輸出端口可以把處理完的信號輸出。
輸入端口和輸出端口在原理圖設(shè)計中是必須使用的。

13．使用 Quartus 繪制原理圖輸入文件時，要修改下圖中所示的輸入與輸出端口的名稱，可以怎么操作？請簡單描述一下。

13．可以使用鼠標(biāo)右鍵點擊輸出、輸出端口的符號，在彈出期間中選擇“屬性”，屬性中第1項、默認(rèn)的編輯項，即為元件名。
也可以使用鼠標(biāo)左鍵雙擊原理圖中原件的名稱部分，在名稱進(jìn)入編輯狀態(tài)后，即可修改。

14．使用 Quartus 繪制原理圖輸入文件時，出現(xiàn)了下圖所示的情況，在該情況下，是否輸入與輸出端口都懸空了？為什么？

14．在此圖中，輸入與輸出并未懸空，而是使用了節(jié)點的名稱進(jìn)行了連接。在原理圖編輯時，使用相同的節(jié)點名或輸出、輸出端口的名稱，即表示它們之間是連接的。

15．使用 Quartus 對 EDA 工程進(jìn)行全程編譯后，出現(xiàn)了下圖所示的編譯報告，請從根據(jù)編譯報告指出工程所使用芯片的系列和型號，并指出該工程在編譯后使用芯片上資源的情況。

15．從編譯報告中可以看到，該工程所使用的芯片系列是Cyclone，芯片型號是：EP1C3T144I7。
該工程在編譯后，使用的LE為1，使用了芯片的3個pins，未使用芯片上的其它硬件資源。

16．使用 Quartus 編輯波形文件時，要對波形文件進(jìn)行設(shè)置，在彈出下圖所示的窗口時，對于“END TIME”要進(jìn)行設(shè)置。請介紹這個設(shè)置項目有什么作用，并說明“END TIME”選項對于仿真過程有什么影響。

16．這個設(shè)置項目是設(shè)置波形文件的長度的，同時也是指定該波形文件為仿真源時，系統(tǒng)所進(jìn)行的仿真時長。
波形文件的長度越大，計算機在仿真過程中的計算量就越大，所要花費的時間也越長。

總結(jié)

以上是生活随笔為你收集整理的[EDA]Quartus II 实验简答题的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。