CPU推出的Kaby Lake沿襲了上一代Skylake的14nm工藝，那么什么是14nm工藝呢？

14nm主要以柵極線寬指標為準，即圖1中gate（柵極）的寬度（在3d晶體管中指的是頂面寬的長度），當然也伴隨晶體管本身的縮小，電流由source源極流向drain漏極，而柵極控制著電流的開關，而開關代表的就是數字世界的基礎1和0。柵極線寬縮小的好處：

1、通電距離縮短，通電時間縮短，性能提升（理論上其他條件一致時，工藝越新，能跑的頻率也越高）。
2、通過距離縮短，電流小，功耗降低。
3、線寬縮小，通電需要gate的加壓變小，功耗降低。一代正常的工藝躍進通常會帶來同性能下40%-60%的功耗降低，但是隨著線寬的逐漸縮小，工藝提升帶來的負面效應逐漸顯現，工藝進步需要對付的遠不僅是線寬縮小問題，同樣重要或者說更重要的是抵消線寬縮小帶來的負面效應。
負面效應主要來自以下兩個方面：
1、漏電增加：線寬縮小，使得gate的絕緣能力不斷下降，14nm時gate的寬度大致只有1個氧原子的厚度，如果14nm依然用老舊的二氧化硅作為gate材料，那么在“關”時的漏電率可想而知，這也就是當年Intel的90nm被130nm吊打的主要原因，同時產生的短溝道效應也對新的gate材質提出高要求，所以在45nm時intel使用了HKMG（高-K 柵極介電質+金屬柵極）材料，漏電率降低為老二氧化硅的五分之一，三星32nm使用HKMG，臺積電在28nm中后期才有HKMG，著名的28nm lp給臺積電贏得了臺漏電的殊榮，而AMD的女朋友由于有另一個抗漏電方案——SOI，所以45nm任性接著用二氧化硅。
我們知道HKMG算起來是45nm的新技術，到14nm這代工藝的gate線寬已縮小了3代，HKMG帶來的紅利也開始逐漸消散，這時候Intel率先在22nm上使用了3d晶體管結構（臺積電和三星的finfet其實就是3d晶體管的意思），即晶體管立了起來，將原來gate控制面由1面擴展到了3面（下圖中金色的代表源/漏兩極，灰色為gate柵極），這使得gate的通斷控制力成倍提升，漏電顯著降低，無論高低負載狀況功耗都會顯著降低。
2、功耗密度增大：相同的面積下塞入了更多的晶體管，這也導致功耗密度增加，直接結果就是發熱更集中，對導熱要求更高，當發熱超出散熱能力時，熱量就會迅速堆積，導致雖然產品本身功耗不高，但溫度卻很快上升，而溫度上升又帶來了新問題，半導體溫度較高時，電阻率變低，直接后果就是gate的控制力顯著下降，漏電極具增加，功耗進一步增加，形成惡性循環。

工藝的其他影響因素：1、工藝本身存在良品率問題，有冷體質和熱體質之分（雜質含量）。2、其他技術指標一樣，MASK（掩膜）的材料和設計的不同會帶來差異，14/16nm需要近60層Mask。3、其他工藝技術帶來的各種紅利，比如SOI技術、info封裝工藝，這里就不展開了。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖1

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖2

總結

以上是生活随笔為你收集整理的CPU制作工艺中的14nm工艺的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。