日韩性视频-久久久蜜桃-www中文字幕-在线中文字幕av-亚洲欧美一区二区三区四区-撸久久-香蕉视频一区-久久无码精品丰满人妻-国产高潮av-激情福利社-日韩av网址大全-国产精品久久999-日本五十路在线-性欧美在线-久久99精品波多结衣一区-男女午夜免费视频-黑人极品ⅴideos精品欧美棵-人人妻人人澡人人爽精品欧美一区-日韩一区在线看-欧美a级在线免费观看

歡迎訪問(wèn) 生活随笔!

生活随笔

當(dāng)前位置: 首頁(yè) > 编程资源 > 编程问答 >内容正文

编程问答

【FPGA-ASK调制解调】2-ASK调制和解调的Verilog代码实现

發(fā)布時(shí)間:2023/12/10 编程问答 30 豆豆
生活随笔 收集整理的這篇文章主要介紹了 【FPGA-ASK调制解调】2-ASK调制和解调的Verilog代码实现 小編覺(jué)得挺不錯(cuò)的,現(xiàn)在分享給大家,幫大家做個(gè)參考.

【一】2-ASK調(diào)制和解調(diào)·概述

        ASK-Amplitude Shift Keying,即振幅鍵控調(diào)制。

        2-ASK:二進(jìn)制啟閉鍵控,它是以單極性不歸零來(lái)控制載波的開(kāi)啟和關(guān)閉。

        2-ASK抗干擾性能不如其他調(diào)制手段,在無(wú)線通信中未得到應(yīng)用,但在光纖通信中得到廣泛應(yīng)用。同時(shí),2-ASK的分析方法是最基本的,是研究數(shù)字調(diào)制的理論基礎(chǔ)。

【二】2-ASK調(diào)制

  • Verilog源代碼

module two_ASK(clk,reset,x,y);input clk; //模塊工作時(shí)鐘 input reset; //模塊控制信號(hào) input x; //輸入信號(hào) output y; //調(diào)制輸出信號(hào)//中間寄存器變量 reg [1:0] cnt; //cnt  分頻計(jì)數(shù)器 reg carries; //carries 需要調(diào)制的載波信號(hào),將輸入信號(hào)clk經(jīng)過(guò)4分頻后得到always @( posedge clk) beginif(!reset) begincnt <= 2'b00;carries <= 0;endelse beginif(cnt == 2'b11) begincnt <= 2'b00;carries <= ~carries;endelse begincarries

總結(jié)

以上是生活随笔為你收集整理的【FPGA-ASK调制解调】2-ASK调制和解调的Verilog代码实现的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò),歡迎將生活随笔推薦給好友。