目錄

前言

1、Xilinx 原語簡介

1.1 時鐘組件原語（Clock Components）

1.1.1 BUFG

1.1.2 BUFGMUX

1.2 I/O端口組件（IO Components）

1.2.1 BUFIO

1.2.2 IBUFDS

---

前言

簡要整理本書部分章節(jié)內(nèi)容，詳細內(nèi)容可以參考閱讀原著《Xilinx FPGA開發(fā)實用教程--田耘 著》！

?

原語查找：

altera 的在 quartus 界面的 help -- help_topics -- primitives 里

xilinx 的在 vivado ?? 界面的 tools -- language_templates -- verilog -- device_primitive_instantiation?

xilinx ise????????????????? 界面的 edit? -- language_templates -- verilog

?

?

1、Xilinx 原語簡介

Xilinx 提供的原語涵蓋了FPGA 開發(fā)常用領(lǐng)域，但只有相應(yīng)配置的硬件才能執(zhí)行相應(yīng)的原語， 并不是所有的原語都能在任意一款芯片上運行。

本節(jié)以Virtex-4平臺介紹各類原語。

原語按功能分類，主要分為：

• 計算組件原語；
• I/O端口組件原語；
• 寄存器和鎖存器原語；
• 時鐘組件原語；
• 處理器組件原語；
• 移位寄存器原語；
• 配置和檢查組件原語；
• RAM/ROM組件原語；
• Slice/CLB組件原語；
• 吉比特收發(fā)器組件原語；

?

1.1 時鐘組件原語（Clock Components）

時鐘組件包括各種全局時鐘緩沖器、全局時鐘復(fù)用器、普通I/O本地的時鐘緩沖器，以及高級數(shù)字時鐘管理模塊。

原語名	描述
BUFG	全局時鐘緩沖器
BUFGCE	全局時鐘復(fù)用器，附帶時鐘使能信號和0狀態(tài)輸出
BUFGCE_1	全局時鐘復(fù)用緩沖器，附帶時鐘使能信號和1狀態(tài)輸出
BUFGCTRL	全局時鐘復(fù)用緩沖器
BUFGMUX	全局時鐘復(fù)用緩沖器，附帶時鐘使能信號和0狀態(tài)輸出
BUFMUX_1	全局時鐘復(fù)用器，附帶0狀態(tài)輸出
BUFGMUX_VIRTEX4	Virtex-4期間特有的全局時鐘復(fù)用緩沖器
BUFIO	I/O端口本地時鐘緩沖器
BUFR	I/O端口和CLB的本地時鐘緩沖器
DCM_ADV	帶有高級特性的數(shù)字時鐘管理模塊
DCM_BASE	帶有基本特征的數(shù)字時鐘管理模塊
DCM_PS	帶有基本特征和移相特征的數(shù)字時鐘管理模塊
PMCD	匹配相位時鐘分頻器

對幾個常用時鐘組件進行簡單介紹。

1.1.1 BUFG

BUFG是具有高扇出的全局時鐘緩沖器，一般由綜合器自動推斷并使用。全局時鐘是具有高扇出驅(qū)動能力的緩沖器，可以將信號連接到時鐘抖動可以忽略不計的全局時鐘網(wǎng)絡(luò)。BUFG組件可以應(yīng)用與典型的高扇出信號和網(wǎng)絡(luò)，如復(fù)位信號和時鐘使能信號。如果要對全局時鐘實現(xiàn)PLL或DCM等時鐘管理，需要手動例化該緩沖器。

?

1.1.2 BUFGMUX

?

?

?

?

1.2 I/O端口組件（IO Components）

I/O組件提供：

• 本地時鐘緩存；
• 標準單端I/O緩存；
• 差分I/O信號緩存；
• DDR專用I/O信號緩存；
• 可變抽頭延遲鏈；
• 上拉；
• 下拉；
• 單端信號和差分信號互相轉(zhuǎn)換；

原語	描述
BUFIO	I/O的本地時鐘緩存
DCIRESER	FPGA配置成功后，DCI狀態(tài)機的復(fù)位信號
IBUF	標準和容量可選I/O單端輸入緩存
IBUFDS	帶可選擇端口的差分信號輸入緩存
IBUFG	帶可選擇端口的專用輸入緩存
IBUFGDS	帶可選擇端口的專用差分信號輸入緩存
IDDR	用于接收外部DDR輸入信號的專用輸入寄存器
IDELAY	專用的可變抽頭輸入延遲鏈
IDELAYCTRL	IDELAY抽頭數(shù)的控制模塊
IOBUF	帶可選擇端口的雙向緩存
IOBUFDS	低有效輸出的三態(tài)差分信號I/O緩存
ISERDES	專用I/O緩存的輸入分解器
KEEPER	KEEPER符號
OBUF	單端輸出端口緩存
OBUFT	帶可選擇端口的低有效輸出的三態(tài)輸出緩沖
OBUFDS	帶可選擇端口的差分信號輸出緩沖
OBUFTDS	帶可選擇端口的低有效輸出的三態(tài)差分輸出緩沖
ODDR	用于向外部DDR發(fā)送信號的專用輸出寄存器
OSERDES	用于快速實現(xiàn)輸入源同步接口
PULLDOWN	輸入端寄存器下拉至0
PULLUP	輸入端寄存器、開路以及三條輸出端口上拉至Vcc

1.2.1 BUFIO

?

1.2.2 IBUFDS

?

?

?

?

?

?

作者	博文
1、sazczmh	XILINX 7系列FPGA_SelectIO篇
?	xilinx原語的使用方法
?	Xilinx原語的使用方法2
2、李銳博恩	ODDR使用研究記錄
?	Buffer專題介紹（一）
?	Buffer專題介紹（二）
?	Buffer專題介紹（三）
?	?
?	?

?

?

?

?

總結(jié)

以上是生活随笔為你收集整理的Xilinx 原语简介--（Xilinx FPGA开发实用教程）的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。