當(dāng)前位置:
首頁 >
matlab小技巧与verilog小技巧
發(fā)布時(shí)間:2025/4/5
59
豆豆
生活随笔
收集整理的這篇文章主要介紹了
matlab小技巧与verilog小技巧
小編覺得挺不錯(cuò)的,現(xiàn)在分享給大家,幫大家做個(gè)參考.
文章目錄
- 0、背景
- 1、代碼注釋快捷鍵
- 2、拼接[ ]
- 3、以二進(jìn)制寫入文件
- 4、verilog的文件寫入操作
- 5、verilog的文件讀取操作
0、背景
本篇文章是作者的一些經(jīng)驗(yàn),方便快速的查詢,如果轉(zhuǎn)載請(qǐng)務(wù)必備注,否則本作者將關(guān)閉CSDN的自己的所有文章!
1、代碼注釋快捷鍵
注釋代碼:選中代碼,ctrl+R
取消注釋:選中代碼,ctrl+T
2、拼接[ ]
采用中括號(hào),可以將兩組數(shù)據(jù)進(jìn)行拼接,
a=ones(1,9); b=zeros(1,8); c=[a,b]3、以二進(jìn)制寫入文件
由于采用dec2bin是不能轉(zhuǎn)換負(fù)數(shù)的,這一點(diǎn)要注意了,那么就需要表示負(fù)數(shù)的補(bǔ)碼形式,補(bǔ)碼形式很簡(jiǎn)單,就是判斷某個(gè)數(shù)是否小于0,小于0的數(shù)就加上2的N次方,這樣既可轉(zhuǎn)換為無符號(hào)的十進(jìn)制,再將其十進(jìn)制用dec2bin轉(zhuǎn)換為二進(jìn)制,就是負(fù)數(shù)的補(bǔ)碼。
以下給出常用的代碼:
4、verilog的文件寫入操作
//將混頻濾波后的的1.25MHz單頻信號(hào)dout寫入外部TXT文件中(out.txt)integer file_out; initial begin file_out=$fopen("out.txt");//文件必須放到simulation\modelsim的文件夾中if(!file_out)begin$display("could not open file!");$finish;end endwire clk_write; wire signed[19:0] dout_s; //將混頻后的數(shù)據(jù),轉(zhuǎn)換為有符號(hào)數(shù) assign dout_s=dout; assign clk_write=clk&(rst); //產(chǎn)生寫入的時(shí)鐘信號(hào),復(fù)位狀態(tài)時(shí)候不寫入數(shù)據(jù)always @ (posedge clk_write)$fdisplay(file_out,"%d",dout_s); //將混頻后輸出的有符號(hào)的數(shù)據(jù),寫入file_out代表的out.txt文件中5、verilog的文件讀取操作
//從外部TXT文件中讀入數(shù)據(jù)作為測(cè)試激勵(lì) reg [9:0] stimulus[1:data_num]; //用于存儲(chǔ)從文本中讀取的數(shù)據(jù),全部存放于數(shù)組stimulus中 integer address=0; initial begin $readmemb("sin.txt",stimulus);//文件必須放到simulation\modelsim的文件夾中repeat(data_num) beginaddress=address+1;din=stimulus[address];#clk_period;end end總結(jié)
以上是生活随笔為你收集整理的matlab小技巧与verilog小技巧的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: FPGA_进阶篇开篇
- 下一篇: FPGA自定义UART传输(包含:mat