1. 門級描述

統一規則： 門類型 (輸出，輸入);

細化規則：

• 與/或門： 多入一出 門 (輸出，輸入1，輸入2,……);
• 緩沖門/非門：一入多出 門 (輸出1，輸出2,……輸出n，輸入);

門級建模，先出后入，幾出幾入看類型

2. 系統任務display與monitor

統一規則：$指令 (p1,p2,p3……);
對于p1，p2……，可以是

• 變量：i0，i1，out
• 信號名： I0，I1，OUT
• 雙引號括起來的字符串：見字符串使用規則
  • 例如：(“a = %d, b = %d”,A,B);

————————
本文會隨著學習進展陸續更新

總結

以上是生活随笔為你收集整理的【Verilog HDL】深入理解部分语法规则的本质的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。